[配套]第12章存储器和可编程逻辑器件ppt课件

1、第12章 存储器和可编程逻辑器件数字逻辑器件分类：1 规范产品：包括门、触发器、计数器、译码器、数据选择器等等中小规模数字电路。规范产品的特点是：批量大，本钱低，价钱廉价，速度快。是数字系统传统设计中运用的主要逻辑器件。缺陷是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。2由软件配置的大规模集成电路：如微处置机、单片微型计算机等。12.1 概述 这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵敏性高。缺陷：任务速度不够高，另外，这类芯片普通要用多片规范集成电路构成外围电路才干任务。3公用集成电路ASIC) A

2、pplication Specific Integrated CircuitASIC是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高， ASIC芯片能取代由假设干个中小规模电路组成的电路板，甚至一个完好的数字系统ASIC分类： ASIC属用户定制电路。Custom Design IC).包括全定制和半定制两种。全定制Full custom design IC):半导体消费厂家根据用户的特定要求专门设计并制造。特点：消费周期长，费用高，风险大。在大批量定型产品中运用。半定制Semi- custom design IC):半导体消费厂家设计并制造出的规范的半废品芯片。半定制电路分类： 门

3、阵列 Gate Array) 在硅片上预先做好大量一样的根本单元电路，并把它整齐地排成阵列，这种半废品芯片称为母片。母片可由厂家大批量消费。 当用户需制造满足特定要求的ASIC芯片时，可根据设计要求选择母片，由用户或厂家设计出连线幅员，再由器件消费厂家经过金属连线等简单工艺，制成废品电路。缺陷：用户自动性差，运用不方便。特点：周期较短，本钱较低，风险小。 可编程逻辑器件(PLD) (Programmable Logic Device)芯片上的电路和金属引线由半导体厂家做好，其逻辑功能由用户开发实现。特点：集成度高，速度快，灵敏性好，可反复编程。电路设计方便，风险低。1. PLD器件的衔接表示方

4、法固定衔接可编程衔接不衔接2. 门电路表示法1AA1AAAA反向缓冲器ABC&FABC&F与门 ABC1FABC1F或门 3. 阵列图1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=112.2 存储器 存储器是一种通用大规模集成电路,用来存放程序和数据.存储器分类: 1) 只读存储器(ROM) 2) 随机存取存储器(RAM)12.2.1 ROM (Read-Only Memory)ROM存放固定信息,只能读出信息,不能写入信息.当电源切断时,信息依然保管.1. ROM的构造.A0A1An-1地址译码器存储阵列 2nmW0W1W2n-1F0 F1Fm-1字线位线地址线地址译码器

5、为二进制译码器,即全译码构造.(地址线为n根,译码器输出为2n根字线,阐明存储阵列中有2n个存储单元)2) 存储阵列输出有m根位线,阐明每个存储单元有m位,即 一个字有m位二进制信息组成.每一位称为一个根本存 储单元.3) 存储器的容量定义为: 字数位数(2nm).一个二极管ROM的例子A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&W0W1W2W3F0F1F2F3位线字线 W0W3为地址译码器的输出 Wi=mi (mi为地址码组成 的最小项 当A1A0=00时，W0=1, F0F1F2F3=0100(一个

6、字； 当A1A0=01时，W1=1, F0F1F2F3=1001(一个字； 当A1A0=10时，W2=1, F0F1F2F3=0110(一个字； 当A1A0=11时，W3=1, F0F1F2F3=0010(一个字。 将地址输入和Fi之间的关系填入真值表得： 地址 数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 F0=A1A0F1=A1A0+ A1A0F2=A1A0+ A1A0F3=A1A0ROM实践是一种组合电路构造。 阵列图与阵列：表示译码器。或阵列：表示存储阵列。存储容量为： 44 地址 数据A1 A0 F0 F

7、1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&1111F0F1F2F3m0m1m2m32.可编程只读存储器用户可根据需求自行进展编程的存储器.1) PROM(Programmable Read-Only Memory)PROM为能进展一次编程的ROM，PROM的构造和ROM根本一样,只是在每个存储管上加一根易熔的金属丝接到相应的位线.位线字线当在该位上需求存0时,经过编程,烧断熔丝;当需存1时,保管熔丝.编程为一次性的,烧断的熔丝不能再接上.2)EPROM(Erasable Programmable Read-Only Me

8、mory)EPROM为可擦除、可重新编程的只读存储器.擦除用公用的紫外线灯照射芯片上的受光窗口.EPROM器件的根本存储单元采用浮栅雪崩注入MOS管(简称FAMOS管)电路.FAMOSVDDD S字线位线原始形状的浮栅不带电荷,FAMOS管不导通,位线上为高电平.当FAMOS管的源极S与衬底接地电位,漏极接高电位(较大)时,漏极的PN结反向击穿产生雪崩景象,使FAMOS导通.位线为低电位.如用紫外线或者X射线照射FAMOS管,可使栅极放电,FAMOS恢复到截止形状.一个EPROM芯片：Intel 2716VCCVPPOECEGND1121324CE是片使能端；OE是数据输出使能端；VPP是编程

9、写入电源输入端。容量：2K8位受光窗口任务方式读 出未选中待 机编 程制止编程校验读出CEOEVPP数据线D7D0的形状0 0 +5V 读出的数据 1 +5V 高 阻 1 +5V 高 阻1 +25V 写入的数据0 1 +25V 高 阻0 0 +25V 读出校验数据2716任务方式3E2PROM(电可擦可编程只读存储器特点：编程和擦除均由电完成； 既可整片擦除，也可使某些存储单元单独擦除； 反复编程次数大大高于EPROM. 3.PROM的运用1) 实现组合逻辑函数用PROM实现组合逻辑函数,实践上是利用PROM中的最小项,经过或阵列编程,到达设计目的.F1(A,B,C)=m(1,5,6,7)F2

10、(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例:用PROM实现逻辑函数:1A&111F1F2F31B1C&m0m1m2m3m4m5m6m72) 存放数据表和函数表:例如三角函数、对数、乘法等表 格。3存放调试好的程序。* 2、3是PROM的主要用途。12.2.2 随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元 .RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.RAM按工艺分类： 1双极型；2场效应管型。场效应管型分为： 1静态；2动态。1. RAM的构造.A0A1An-1地

11、址译码器存 储矩 阵 W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出 (I/O)当片选信号CS无效时,I/O对外呈高阻;当片选信号CS有效时,由R/W信号决议读或写,根据地址信号,经过I/O输出或输入.(I/O为双向三态构造)ENEN11I/ODR/W2. RAM的存储单元静态RAM的根本存储单元 (以六管NMOS静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位线Bj位线Bj存储单元11I/OI/OQQ2) 动态RAM的根本存储电路动态RAM的根本存储电路由动态MOS根本存储单元组成。动态MOS根本存储单元通常利用MO

12、S管栅极电容或其它寄生电容的电荷存储效应来存储信息。电路构造以单管动态存储单元为例位线数据线 (D)字选线TCSCD输出电容写信息：字选线为1，T导通，数据D经T送入CS .读信息：字选线为1，T导通，CS上的数据经T送入位线的等效电容CD .特点： 1当不读信息时，电荷在电容CS上的保 存时间约为数毫秒到数百毫秒； 2当读出信息时，由于要对CD充电，使 CS上的电荷减少。为破坏性读出。 3通常在CS上呈现的代表1和0信号的电平 值相差不大，故信号较弱。结论：1需加刷新电路；2输出端需加高鉴别才干的输出放大器。3容量较大的RAM集成电路一 般采用单管电 路。4容量较小的RAM集成电路一 般采用

13、三 管或四 管电路。多管电路构造复杂，但外围电路简 单。3) RAM容量的扩展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4位扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将2114扩展为1K8位的RAM.字扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WI/O1I/O2I/O3I/O

14、411-2译码器A10将2114扩展为2K4位的RAM12.3 可编程逻辑器件PLD)PLD是ASIC的一个重要分支。PLD包括PLA、PAL、GAL和EPLD、FPGA等。PLD具有集成度高，速度快，严密性好，可反复编程等特点。输入输出输入电路与阵列或阵列输出电路PLD根本构造框图 互补输入项与项或项反响项 根据与、或阵列的可编程性，PLD分为三种根本构造。1与阵列固定，或阵列可编程型构造PROM属于这种构造。2与、或阵列均可编程型构造PLA(Programmable Logic Array)属于这种构造。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简构造，芯片内部资源利

15、用率高。但编程难度大，缺乏质高价廉的开发工具。3或阵列固定，与阵列可编程型构造PAL(Programmable Array Logic)属于这种构造。该构造称为PAL构造。特点：速度快，费用低，易于编程。当前许多PLD器件都 采用这种构造。12.3.1 可编程阵列逻辑(PAL)PAL的根本构造111&11A0A1A2F1F0实践产品中,构成输出的乘积项可达8个.1. PLA的输出构造PAL的与阵列构造类同.但输出构造有多种:1) 组合输出型(这种构造适用于实现组合逻辑电路) 公用输出构造O&11输入项I共有三种方式:高输出有效;低输出有效;互补输出.本例为低输出有效 可编程I/O构造I/O&1

16、1输入项IEN112) 存放器输出型存放器输出型构造,内含触发器,顺应于实现时序逻辑电路. 存放器输出构造Q&11输入项IEN111DCLOCKEN带异或门的存放器输出构造Q&11输入项IEN1111D=1CLOCKEN& 算术运算反响构造A11输入项BEN111D=1CLOCKEN&1&1111AAA+BA+BA+BA+B输出1EN111DCLKEN&1EN111D&111IN1IN8OUT1OUT8PAL16R8063031.PAL的构造代码组合型存放器型类型代码HLPCXPSRXRPRSV含 义高有效输出低有效输出可编程输出极性互补输出异或门、可编程输出极性积项共享存放器型输出带异或门存

17、放器型输出带可编程极性存放器型带积项共享存放器型通用型实 例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10用PAL实现22乘法器输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0的反码。逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0设计采用PAL16L82.PAL运用举例1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B

18、1B0+A1B1 +A0B0+A1A0B1B0以实现F1为例.3.PAL器件的性能特点 逻辑功能由用户定义，用可编程方法替代常规 设计方法； 编程容易，开发简单，简化了系统设计和布线 过程；器件密度大，可替代多片中小规模规范数字集成电路，比用常规器件节省空间；器件传输延迟小，任务频率高，有利于提高系统的任务速度； 具有可编程的三态输出，管脚配置灵敏，输入输出管脚数量可变；具有加密功能，有利于系统严密；采用多种工艺制造，可满足不同系统不同场所的各种需求。12.3.2 通用阵列逻辑(GAL)GAL器件承继了PAL、PROM等器件的优点，抑制了原有PAL器件的缺乏,是现代数字系统设计的理想器件.1. GAL根本构造GAL根本构造和PAL大致类似,只是在输出构造上作了重要改良.OLMCEN1111&1&1112919GAL16V8063031OLMCEN112OE(12)(19)11.OLMC构造10S1=1 PTMUX&13210S1S1XOR(n)AC0AC1(n)3210S1S0Vcc TSMUX FMUX10