第12章 可编程逻辑器件应用ppt课件

1、第12章 可编程逻辑器件运用.可编程逻辑系统系统设计如何入门FPGA是基于硬件可编程的器件，设计方法与CPU和DSP有本质的区别；设计者需求掌握硬件描画言语，还要具备硬件的概念和调试的阅历，才干设计出高质量的FPGA系统FPGA系统涉及到：FPGA的构造原理、电路硬件设计与调试、硬件描画言语HDL、开发工具EDA软件、仿真验证技术以及FPGA与其他处置器的互联接口技术等。FPGA最好的入门方法-实际。初期阶段：看书+软件仿真；实际阶段：结合FPGA开发板，将本人的设计在FPGA硬件系统上运转。FPGA最小系统：含电源、下载接口，引出全部IO，用户自行设计外部电路。.可编程逻辑系统设计技术背景目

2、前数字系统设计领域公认的根底性技术CPU、DSP、FPGAFPGA技术开展迅速，正在逐渐交融CPU和DSP的功能；FPGA曾经广泛运用在如无线基站、千兆网络路由器、智能手机、便携式产品等领域。在我们的全国竞赛中，FPGA的作用主要定位在时序信号产生、前端信号采集、高速控制、数据并行处置等方面，作为辅助控制器与MSP430或DSP协同运转，不做单独的处置器来运用。.FPGA与ASICASIC：指固定的或定制的逻辑器件公用集成电路-如MP3公用解码芯片优点：经过固化的逻辑功能和大规模的工业化消费，芯片本钱大幅度降低，可靠性高；缺陷：设计周期长，投资大，风险高，设计投产后不可更改。FPGA的诞生处理

3、了ASIC存在的这些缺乏，满足了快速产品开发的需求。第一片FPGA：Xilinx公司1984年推出，20多年的开展，FPGA的可用门从当初的1000余个可用门，开展到如今的1000万个以上的可用门。容量提升了1万倍。FPGA处理了电子系统小型化、低功耗、高可靠性的问题，开发周期短、投入少，芯片价钱不断下降。.FPGA技术开展趋向1、基于FPGA的嵌入式系统SoPC技术正在成熟；2、FPGA芯片向高性能、高密度、低压和低功耗方向开展；3、基于IP库的设计方法；FPGA的设计者只需求寻觅适宜工程需求的IP库资源，然后将这些IP整合起来，完成顶层模块设计。整个工程的仿真和验证任务主要就是验证IP库的

4、接口逻辑设计正确性。4、FPGA的动态可重构技术。指对于特定构造的FPGA芯片，在一定的控制逻辑的驱动下，对芯片的全部或部分逻辑资源实现高速的功能变换，从而实现硬件的时分复用，节省逻辑资源。.1、PLD器件概述(3/3)-主流CPLD与FPGACPLD：基于乘积项构造，根本构造为“与-或阵列；FPGA：基于查找表构造，由简单的查找表构成可编程门，再构成阵列方式 FPGA数据掉电后丧失，CPLD掉电坚持CPLDFPGA内部结构Product-termLook-up Table程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低（几十-数万门级）高（百万

5、门级）使用场合完成逻辑控制完成比较复杂的算法速度慢快其他资源EEPROMEAB，锁相环保密性可加密一般不能加密.2、CPLD的构造与可编程原理1/2CPLD即复杂可编程逻辑器件，是早期GAL器件的改良。Altera的MAX7000系列具有典型性，以此为例，进展简介MAX7000系列包含32-256个宏单元，每16个宏单元组成一个逻辑阵列块LAB 每个宏单元含有一个可编程的“与阵列和固定的“或阵列，以及一个可配置存放器。每个宏单元共享扩展乘积项和高速并联扩展乘积项，它们可向每个宏单元提供多达32个乘积项，以构成复杂的逻辑函数。.3、FPGA的构造与任务原理-简介1/3多数FPGA采用基于SRAM

6、的查找表逻辑构成构造，即利用SRAM静态随机存储器来构成逻辑函数发生器；一个N输入查找表LUT可以实现N个输入变量的任何逻辑功能；Altera的Cyclone系列器件本钱低、性价比高，构造和任务原理具有典型性；Cyclone器件主要由逻辑阵列块LAB、嵌入式存储器块、IO单元和PLL等模块构成；每个LAB有多个LELogic Element，逻辑单元构成；LE是Cyclone FPGA 器件的最根本可编程单元；LE主要由一个4输入的查找表LUT、进位链逻辑和一个可编程的存放器构成。.3、FPGA的构造与任务原理-构造2/3.3、FPGA的构造与任务原理-构造3/3其它详细构造及任务原理请读者自

7、行阅读教材P26-P32.芯片与外接电路的接口部分可编程逻辑的主体，可以根据设计灵敏地改动其内部衔接与配置，完成不同的逻辑功能用作数据存储，可配置为单端口RAM，双口RAM,FIFO等连通FPGA内部一切单元，连线长度和工艺决议信号驱动才干和传输速度通用程度较高的嵌入式功能模块，如PLL、DSP、CPU等.PLL的作用：完成时钟的高精度、低抖动的倍频、分频、占空比调整、移相等功能(可达ps精度)；内嵌公用硬核：与“底层嵌入单元有区分，指的是通用性相对较弱，不是一切FPGA都包含硬核。如Altera的Stratix GX系列 内部专门集成了3.1875 Gbit/s的串并收发单元；.4、硬件测试

8、技术内部逻辑测试动态测试、分析内部存放器的形状器件厂商在在PLD中嵌入某种逻辑功能模块；与EDA工具配合提供一种嵌入式逻辑分析仪，经过测试发现内部逻辑问题；如Altera的SignalTapII。JTAG边境扫描测试BST.5、FPGA/CPLD厂商ALtera：高性能、高集成度、高性价比，开发工具软件丰富，且提供免费运用版本；Xilinx：追求高集成度、高速度、低价钱、低功耗设计；Lattice:CPLD的开辟者，首创PLD及ISP技术；Actel：加密性好，产品广泛运用于航空航天、军事领域。.6、编程与配置(1/3)CPLD/FPGA都具有在系统编程ISP才干ISP功能的特点：运用CPLD

9、/FPGA进展逻辑设计时可以把芯片焊接在印制电路板上，在设计时一次又一次随心所欲地改动整个电路的硬件逻辑关系，而不用改动电路板的构造。有3种ISP方式：基于电可擦除存储单元的EEPROM或Flash技术CPLD -掉电数据不丧失，但编程次数有限，编程的速度慢基于SRAM查找表的编程单元FPGA -配置次数无限、加电时可随时更改逻辑，但掉电后数据即丧失，下次上电需求重新配置基于反熔丝编程单元Actel的FPGAJTAG方式的在系统编程接口.7、编程与配置-PC机配置FPGA (2/3)运用PC并行口配置FPGA传统方法，运用ByteBlasterMV或ByteBlasterII下载电缆运用PC

10、USB口配置FPGA 运用USB-Blaster下载电缆Altera的FPGA有如下几种常用编程配置方式：配置器件方式，如用EPC器件进展配置。PS(Passive Serial被动串行)方式。 JTAG方式，用于配置SRAM的SOF文件，或JTAG间接ASActive Serial，这个方式是针对EPCS器件而言。.7、编程与配置 -FPGA配置器件(3/3).8、CPLD与FPGA的区别及运用选型1/2FPGA采用SRAM进展功能配置，可反复编程，但系统掉电后，SRAM中的数据丧失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。 CPLD器件普

11、通采用EEPROM存储技术，可反复编程，并且系统掉电后，EEPROM中的数据不会丧失，适于数据的严密。FPGA器件含有丰富的触发器资源，易于实现时序逻辑，假设要务虚现较复杂的组合电路那么需求几个CLB结合起来实现。CPLD的与或阵列构造，使其适于实现大规模的组合功能，但触发器资源相对较少。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。 CPLD的宏单元的与或阵列较大，通常不能完全被运用，且宏单元之间主要经过高速数据通道衔接，其容量有限，限制了器件的灵敏布线。内部资源利用率较FPGA器件低.器件的资源Altera、Xilinx：数千门数百万门； Lattice：数万门以下资源占用

12、以仿真的结果为准，并应留有适当的余量20%芯片速度：芯片速度越高，其对微小毛刺信号的反响越灵敏，系统的稳定性越差 器件功耗：任务电压越高功耗越大5V,3.3V,2.5V,1.8V等CPLDFPGA逻辑密集型数据密集型中小规模（100050000）大规模设计（5000数百万门）免费软件支持SoC设计编程数据不丢失，电路简单ASIC的设计仿真ISP特性，编程加密布线灵活，但时序特性不稳定布线延迟固定，时序特性稳定需专用的ROM进行数据配置8、CPLD与FPGA的区别及运用选型2/2.9.FPGA设计流程电路设计与输入-采用HDL言语或原理图设计输入；大型设计中，原理图设计方法的可维护性较差，不利于

13、模块构造与重用。主流的HDL言语：VHDL与VerilogHDL功能仿真QuartusII自带仿真；运用第三方仿真软件ModelSim.综合优化将HDL言语、原理图等设计输入翻译成与、或、非门，RAM，触发器等根本逻辑单元组成的逻辑衔接网表，并根据目的与要求约束条件优化所生成的逻辑衔接，输出网表文件；QuartusII可进展综合，第三方综合工具：Synplify综合后仿真综合后检查综合结果能否与原设计一致。实现与规划布线：综合的结果本质是根本逻辑单元所组成的网表，与芯片实践的配置情况还有较大差距；运用相应软件，根据所选芯片的型号，将综合输出的逻辑网表适配到详细FPGA/CPLD上的过程就是实现

14、。.10、Altera典型器件简介ACEX系列FPGA：专为通讯如xDSL调制解调器、路由器、音频处置等运用而推出的芯片系列。如ACEX1K100MAX系列CPLD：以乘积项最为根本构造单元，具有ISP编程功能，支持JTAG。如MAX7128MAXII系列CPLD：低本钱、低功耗，功耗是MAX系列的非常之一，支持内部时钟频率高达300MHz，内置用户非易失性Flash存储器块，运用LUT构造。如EPM240Cyclone/II 系列FPGA低本钱FPGA：平衡了逻辑、存储器、锁相环PLL和高级IO接口。支持NIOSII系列嵌入式处置器，支持串行、总线和网络接口及各种通讯协议如EP1C3、EP1

15、C6Stratix/II 系列FPGA：带有公用算法功能模块，可高效地实现加法树等大计算量的功能，提供了高速I/O信号和接口。我院的多普勒天气雷达即采用它做中心运算芯片.11、主流低本钱FPGA-CycloneCyclone器件采用0.13um工艺制造，其内部有锁相环、RAM块，逻辑容量从2910-20060个LE，特性如下表：Cyclone FPGA中的PLL只能由全局时钟管脚CLK0-3驱动；一个PLL的输出可以驱动两个内部全局时钟网络和一个或一对I/O管脚；特性EP1C3EP1C4EP1C6EP1C12EP1C20LE2910400059801206020060M4K RAM131720

16、5264锁相环12222最大用户I/O104301185249301.Cyclone中的时钟资源.Cyclone FPGA的锁相环构造.Cyclone FPGA的配置与IO新特性Altera公司的FPGA由于基于SRAM工艺，掉电后数据会丧失，可运用EPCS1或EPCS4加载配置数据；这种加载方式即为：自动串行方式Active Serial，Cyclone器件在加载是自动发出发在时钟和其他控制信号，数据从串行加载芯片中读出，送入FPGA的片内SRAM，运转。Cyclone可支持DDR存储器接口；Cyclone器件支持高速LVDS接口，性能可以到达311Mbit/s，在这种接口下必需注不测部匹配

17、电阻网络的接法。.12、新一代低本钱FPGA-CycloneIICycloneII FPGA采用90nm工艺，器件规模是Cyclone的3倍；添加了硬的DSP块；特性EP2C5EP2C8EP2C20EP2C35EP2C50LE46088256187523321668416M4K RAM363652105129锁相环22444乘法器模块1318263586.13、FPGA根本运用系统的设计FPGA最小系统：FPGA是可以使FPGA正常任务的最简单的系统，它的外围电路只包括FPGA必要的控制电路；最小系统主要包括：FPGA芯片、下载/配置电路、外部时钟、复位电路和电源。假设需求运用NIOS II软

18、核嵌入式处置器还要包括Flash和SDRAM；FPGA的功能管脚包括：用户I/O,可用做输入或输出，或者双向口，或LVDS；配置管脚：电源管脚：时钟管脚：特殊管脚：.下载配置与调试接口电路FPGA是SRAM型构造，本身不能固化程序，因此需求一片Flash构造的配置芯片来存储逻辑配置信息，用于上电时配置；在把程序固化到配置芯片之前，普通先运用JTAG方式去调试程序，也就是把程序下载到FPGA上运转，这种方式擦写次数无限。.FPGA硬件系统的设计技巧FPGA的硬件设计不同于DSP和ARM系统，比较灵敏和自在，只需设计好公用管脚的电路，通用I/O的衔接可以本人定义根据电路规划来分配管脚功能。在电路设

19、计流程中，根据PCB的规划来对应的调整原理图中FPGA的管脚定义，可以降低后期布线的难度；预留测试点。FPGA的I/O数量非常多，除了可以满足设计需求的I/O外，还有一些剩余I/O没有定义，用作预留的测试点运用；思索到假设需求高速I/O的运用，那么应设计相关的LVDS差分I/O接口；充分的滤波，建议相关电源I/O处加一个104滤波电容，提高稳定性；FPGA具有内核电压和I/O电压两个电压，要留意区分。.FPGA硬件系统的调试方法假设硬件系统设计为插入式的背板构造，由于FPGA管脚多，密度大，焊接时具有很大难度，普通焊接需求相当熟练的水准，极易出现芯片与焊盘对不齐导致管脚大量粘连。背板式的设计中，用户只需求设计外部I/O的接口电路就可以了，如LED,数据IO等。调试的过程中，可以借助用户自行设计的LED来指示系统的任务形状，对于较为复杂的设计，建议运用示波器或Signa