idt70v9289高速同步双口sram原理及应用

1、沈阳单片机开发网帮您精确掌握电子器件的使用细节IDT70V9289 型高速同步双口 SRAM 的原理及应用作者：杨 飞 徐孟祥 张尔扬摘 要：IDT70V9289 是IDT 公司新推出的一款高速同步双口静态存储器（SRAM），可实现不同传输方式的双路高速数据流的无损传输。文中详细介绍该电路的结构和原理，给出 IDT70V9289 的典型应用电路及设计时应注意的问题。关键词：SRAM 同步 流通模式 流水线模式1、 引言随着科技的发展和高速设备的不断涌现，数据传输率也越来越高。而由于传输方式的不同，各种高速设备在连接时能否实现可靠的数据交换就显得十分重要。高速双口 SRAM 的出现为解决这一问题

2、提供了一种有效途径。IDT70V9289 是 IDT 公司新推出的高速同步双口静态存储器，其容量为 64k16bit，具有设计简单，应用灵活等特点。2、IDT70V9289 的结构及功能21 内部结构图 1 示出 IDT70V9289 的结构框图，它主要由 I/O 控制器、存储器阵列、计数器/地址寄存器和一些逻辑电路组成。22 功能特点：真正的双端口存储器，完全同步操作3.5ns 时钟建立时间，0ns 保持时间（所有控制、数据和地址输入）具有数据输入、地址和控制寄存器存储容量达 1024kbit(64k16bit)；高速数据存取，其 TCD（时钟上升沿与数据输入/输出的时延）为商业级：6/7.

3、5/9/12ns(最大)工业级：9ns(最大)应用 IDT 公司的高性能 CMOS 技术，所耗低1沈阳单片机开发网帮您精确掌握电子器件的使用细节工作时：500mW（典型值）待机时：1.5mw(典型值)计数使能和重置功能通过 FT/PIPE 引脚选择任意端口的流通（folw-through）或流水线输出模式可对多路传输总线中的独立高位字节和低位字节进行控制LVTTL 接口电平，3.3V(0.3V)单电源供电23 引脚功能（以左边端口引脚为例）VDD：电源输入端，起滤波作用的旁路电容器应尽可能靠近电源引脚，并直接连接到地； VSS：接地引脚；CE0L，CE1L：使能端，当 CE0L 为低电平且 C

4、E1L 为高电平时，电路工作。该引脚可允许每个端口的片上电路进入低功耗的待机模式；R/WL：读/写使能，此端为高电平时读出，为低电平时写入； OEL：异步输出使能；A0L-A15L：地址同步输入端； I/O0L-I/O15L：数据输入/输出端；CLK：存储器工作时钟，所以输入信号在该时钟上升沿有效； UBL：高位字节选择，低电平有效；LBL：低位字节选择，低电平有效；CNTENL：计数器使能，当时钟上升沿到来时，如果该引脚为低电平，则地址计数器工作，优先级高于其它引脚；CNTRSTL：计数器重置，低电平有效，优先级高于其他引脚；FT/PIPEL：流通（flow-through）和流水线模式选择

5、，高电平有时为流水线模式，此时输出有效发生在 CE0L 为低电平且 CE1L 为高电平的二个周期。ADSL：地址选通使能，低电平有效，优先级高于其他引脚。3、应用举例以 IDT70V9289 为核心，配以适当的控制信号，即可使不同传输方式的双路高速数据流实现无损传输。下面以某高速误码仪与 CY7C68013 型高速 USB 单片机的连接为例，介绍 IDT70V9289 的应用及应注意的问题。31 读模式选择在设计中，高速误码仪的 Virtex_II XC2V250 与 CY7C68013 进行数据交换，由于 CY7C68013 采用突发方式传输且传输速度高达 300Mbit/s，而 Virte

6、x-II XC2V250 只能检测连续数据流的误码，因此正好可以应用 IDT70V9289 实现高速数据流的无损传输。IDT70V9289提供二种读数据模式（流通模式和流水线模式）。为了实现高速传输和降低时序设计的复杂度，设计选择了流水线模式。下面简述二种模式的区别。（1）结构差别二者在写入过程中完全一样，都是通过输入寄存器缓冲数据，但在读出过程中，流水线模式通过输出寄存器缓冲数据而流通模式则没有。如图 2 所示，在流水线模式中输入寄存器和输出寄存器工作在同一时钟边沿。2沈阳单片机开发网帮您精确掌握电子器件的使用细节（2）时序差别结构差别反映在时序关系上就是流通模式的数据输出比流水线模式提前一

7、周期，并与存储器阵列的读数据同在一个时钟周期，并与存储器阵列的读数据同在一个时钟周期，如图 3所示，这样，可以实现地址输入和数据输出的同步，从而满足一些电路的时序要求；而流水线模式由于有输出寄存器，其输出引脚上的读数据在几乎整个时钟周期内都是可用的，因而为器件取数据提供最佳的建立时间，并允许在更高的时钟频率下进行操作，同时设计者也无需担心电路设计技巧和定时通路。更要注意的是：由于存在这种时序差别，设计者在选择读模式时，要考虑到相应的时序变化，以免造成读取数据错误。32 电路设计由于本设计的数据传输率高达 300Mbit/s，而 IDT70V9289 的容量仅有 1024kbit，所以必须采取边

8、读边写的方式缓冲数据。但是，IDT70V9289 并不允许双端口对同一地址同时进行读和写，也没有像以前的 SRAM（如 IDT7024）那样设计操作忙逻辑，而是制定了一套读写规则。由于这套读写规则比较复杂，为了降低时序关系的复杂度，本设计将 IDT70V9289 分成容量相等的二个区域，把地址预存入 Virtex-II XC2V250 和 CY7C68013 的RAM 中。当 CY7C68013 向Virtex-II XC2V250 传输数据时，将 Virtex-II XC2V250 和 IDT70V92893沈阳单片机开发网帮您精确掌握电子器件的使用细节的片选端置低电平以启动这二个电路，然后

9、再向 IDT70V9289 发送数据，同时通过 CLKOUT端向 Virtex-II XC2V250 的 CLKIN 发送时钟，以使 Virtex-II XC2V250 定时读取数据；当 CY7C68013 发送 512kbit 后，即改变 A0R-A15R 引脚的值，同时 Virtex-II XC2V250 也通过内置计数器定时改变 A0L-A15L 引脚的值，从而将 CY7C68013 的二个存储区域交换过来，然后再按上述方式进行读写，如此循环下去。只要读和写的平均速率保持一致，就可以保证数据可靠传输。应用电路框图如图 4 所示。这样做不但充分利用了二个端口可同时进行存取操作的特点，而且巧妙地避免了同时对同一地址进行读写操作的冲突，从而