全国生电子设计竞赛文件摘要-copy

1、电路选用的DA 转换是ADC0832，该价廉且精度较高。DAC0632 属于电流输出型 D/A，输出的电流随输入的电压控制字线性变化。若要得到电压，还需外接一片运放来实现电流到电压的转换，该运放输入端的输入电流对转换精度影响很大，DAC0832 输出的电流在几微安到几十微安间变化，若运放输入端的输入电流为 0.1uA(uA741 的输入电流约为此值，且有一定变化)，则会引入相当于 1 到 2 个电压控制字的误差，因此应选用高输入阻抗的运放，如 JFET 输入的运放LF356，它的输入电流可以忽略。DA0832 需外接基准电压此基准电压的性能决定了输出电压的性能要求基准电压具有高稳定度和低纹波电

2、路选用LM336，5v 作为基准源。以单片机和IyGA 为，辅以必要的模拟电路，设计了一个基于直接数字频率技术(DDs)的任意波形发生器：该系统主要由七个功能模块：波形表生成、频率控制、数模转换、幅度控制、液晶显示、滤波及功率输出模块。其中，波形表生成和频率控制是通过单片机改变双口队M 中的波形表和向阴A 发送频率控制字来实现；数模转换采用 DAC0832 实现；幅度控制由 DAC0832 内部的电阻分压网络实现，显示采用液晶显示模块；后级采用二阶低通滤波器和晶体管扩流电路以提高输出波形质量并增强其带载能力，从而得到所要求的任意波形输出c器件内部有一个增量可调的累加器，每接收到一个输入脉冲，累

3、加器就增加所设定的增量（由写入的 32 位频率控制字决定），当累加器溢出时，就输出一临界值，AD9850 用一种算法逻辑把累加器输出值转换为接近正弦的量化值，这种算法逻辑实际上就是由高度集成化的器查表技术和数字信号处理（DSP）技术来完成的。随后 AD9850 将量化值送内部的D/A 转换器输出正弦波形，若再辅以外部电路（低通滤波）送内部比较器，即可输出标准的信号。其输出频率out 由输入参考时钟和 32 位频率控制字决定，即，其中 WD 是 32 位频率控制字，CLK 为输入时钟。要实现信号具有确定的相位差，通常有两种实现方法：种是采用移相器实现，如阻容移相网络、电感移相器、感应分压器移相器

4、等。这种方法有许多不足之处，如移相精度受元件特性的影响大、移相精度差、移相操作不方便、移相角受负载和时间等的影响而漂移等；另一种是采用数字移相技术，这是目前移相技术的潮流3。数字移相技术的是先将模拟信号或移相角数字化，移相后再还原成模拟信号。本文采用直接数字频率技术设计了双通道正弦信号发生器，可以输出频率相同、相位差可调的正弦信号。两通道还可以独立使用，分别进行调频、调幅及调相。该信号发生器具有频率稳定度高及调频、调相迅速的优点。直接数字频率器由参考时钟、相位累加器、正弦查询表和 * 转换器组成，如图 所示。直接数字频率技术是根据相位间隔对正弦信号进行取样、量化、编码，然后在 +6853 中一个正弦查询表。频率时，相位累加器在参考时钟的作用下对时钟脉冲进行计数，同时将累加器输出的累加相位与频率控制字 1 预置的相位增量相加，以相加后的结果形成正弦查询表的地址；取出表中与该相位对应的单元中的幅度量化正弦函数值，经 * 转换器输出模拟信号，再经低通滤波器平滑得到符合要求的模拟信号。相位累加器的最大计数长度与正弦查询表中所的相位分隔点数相同，由于相位累加器的相位增量不同，将导致一周期内的取样点数不同，在取样频率 由参考时钟频率决定 不变的情况下，输出信号的频率也相应变化。如果设定累加器的初始相位，则可以对输出信号进行相位控制。由采样原理可