数字设计设计总结移位寄存器课件

1、利用通用寄存器74x194实现环形计数器Q0Q1Q2Q310CLOCKQ0Q1Q2Q3101000Q0Q1Q2Q3RESET载入Q0Q1Q2Q3CLOCK自校正的利用通用寄存器74x194实现扭环计数器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LS1S0接成左移形式自校正改进：（法一）D0 = Q3 + Q2Q1Q0Q1Q2Q3利用通用寄存器74x194实现扭环计数器 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_L自校正改进：（法二）利用置数每当电路出现0XX0下一状态就

2、是0001D0 = Q3+Q0Q0Q1Q2Q3顺序脉冲发生器利用移位寄存器构成 注意自校正（环形计数器 P530）利用计数器和译码器构成 注意“毛刺”（二进制计数器的状态译码 P513）CLKQ0Q1Q2Q3dddddddd最小成本自校正设计1、确定有效的状态循环2、对无效状态进行处理， 使其进入有效循环。Q0 Q1 Q2 Q31111000011110000Q0Q100 01 11 1000011110Q2Q3D0100001000110011101111011100110001有效无效100101001010110101101011010100101D0 = Q3 + Q2Q1= ( (Q

3、2Q1) Q3)D0 = Q3 + Q2Q14位8状态自校正的Johnson计数器序列信号发生器 用于产生一组特定的串行数字信号例：设计一个 110100 序列信号发生器利用触发器利用计数器利用移位寄存器利用D触发器设计一个110100序列信号发生器1、画状态转换图2、状态编码000101 表示 S0 S5S0S1S5S2S4S3/1/1/0/1/0/03、列状态转换输出表0 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0Q2Q1Q0Q2*Q1*Q0*Y1101004、得到激励方程和输出方程 考虑未用状态的处理5、得到电路图

4、000001用计数器和数据选择器构成序列信号发生器74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCOENABCD0D1D2D3D4D5D6D7YY74x151例：产生一个8位的序列信号 00010111+5V+5V序列信号输出用移位寄存器构成序列信号发生器例：产生一个8位的序列信号 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0Q2Q1Q00100011110D01101001D = Q2Q1Q0 + Q2Q1 + Q2Q0 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LQ0Q1Q2Q3用移位寄存器构成序列信号发生器例：产生一个8位的序列信号 0001011110111000Q2Q1Q00 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0D = Q2Q1Q0 + Q2Q1 + Q2Q0组合逻辑移位寄存器实现序列检测功能设计一个110串行序列检测电路，利用移位寄存器实现 CLKCLRS1S0LIND QDC QCB QBA QARIN74x