OFDM系统中Turbo编码混合ARQ技术的研究和实现ppt课件

1、OFDM系统中Turbo编码混合ARQ技术的研讨和实现 争辩人：刘伟峰 指点教师：朱杰 . 背景概述.课题背景高频短波通讯 抗毁才干极强覆盖范围广运转本钱低机动灵敏战争、自然灾祸、遥远地域的主要通讯方式.研讨重点Turbo码的原理、仿真和设计Matlab建模拟真矩阵推导MAP算法短帧Turbo码的设计方法Turbo编码混合自动反复恳求方案现有方案的分析比较提出新颖的“分而治之Turbo编码HARQ方案系统模块的DSP实现与优化循环冗余校验码的快速实现Max-Log-MAP算法的实现与优化.OFDM抗多径衰落的尖兵频谱划分成窄的平坦衰落子信道串并变换后，每个子信道上的符号速率下降，可以很好的对抗

2、时延扩展把频率和时间选择性衰落的影响随机化，有利于纠错码任务一个频率选择性信道多个非频率选择性信道.OFDM的Matlab实现 . Turbo码的原理、仿真和设计.Turbo码接近Shannon限的好码编码器由两个递归系统卷积码经过交错器级联的方式结合而成，以较小的编译码复杂度，生成码重分布优良的长码 译码器采用迭代的方式，两个分量译码器相互协助，充分利用码子的约束信息 在短约束长度、长分组以及10到20次迭代的情况下，Turbo码在误码率BER10e-5处间隔Shannon限0.5dB左右 .Turbo编码器并行级联卷积编码器串行级联卷积编码器.Turbo解码器并行级联卷积译码器.软输入软输

3、出分量译码器对数似然比LLRY是观测，uk 是估计值符号表示0，1比特，幅度表示可靠程度.MAP算法想法把比特的概率估计转化为形状转移的概率估计把形状转移的概率估计以递推方式计算计算三种度量，两次递推，一步到位 特点相比维特比算法复杂度大乘法，除法，指数，对数计算卷积译码无优势可以输出译码软信息.MAP算法前向度量后向度量分支度量前向递推 后向递推 后验概率LLR.MAP算法的计算流程计算分支度量前向递推计算前向度量后向递推计算前向度量综合计算后验概率LLR.MAP算法的矩阵表示前向度量后向度量分支度量矩阵前向递推后向递推.MAP算法的矩阵表示.MAP的简化算法Max-Log-MAP指数运算和

4、乘法运算的噩梦变换到对数域中 利用近似公式.Max-Log-MAP算法简化前向递推 简化后向递推 支路度量计算 后验概率计算 .Log-MAP算法 近似导致性能损失引入纠正项.串行级联卷积码系统Matlab实现.并行级联卷积码系统Matlab实现1.并行级联卷积码系统Matlab实现2.Turbo码仿真1之译码器构造迭代次数.Turbo码仿真1之译码器构造误码率.短帧Turbo码的设计要点1译码器构造的选择：PCCC构造的误码平层大约为1e-5，而SCCC构造可以提供更低的误码平层大约1e-7，SCCC需求更多的迭代次数到达误码平层，本身的译码复杂度也是远远高于PCCC内编码器是4进制输入，8

5、进制输出，格形图上有16个形状，每个形状出发有4条途径，每个形状有4条途径交汇。在本系统中，我们选择PCCC构造。.Turbo码仿真2之分量码递归.Turbo码仿真2之分量码生成多项式.Turbo码仿真2之分量码约束长度.短帧Turbo码的设计要点2分量码的选择：分量码必需是递归方式的，递归方式的分量码对于Turbo码减少低码重码子起着非常重要的作用，分量码的生成多项式也起着非常重要的作用，必需优化设计，分量码的约束长度对于Turbo码的作用非常有限，增大分量码的约束长度导致译码器复杂度的添加。在本系统中，我们引荐运用poly2trellis(3, 7 5,7)分量码。.Turbo码仿真3之帧

6、长.短帧Turbo码的设计要点3帧长：对于Turbo码的性能而言，希望帧长越长越好，虽然帧长度的添加不会添加单位比特译码的复杂度，但是帧长直接决议了系统传输的时间延迟和译码存储空间，所以帧长度的选择必需折中思索。普通的对于语音系统，帧长为200比特左右，对于视频系统，帧长为1000比特左右。本系统中，我们运用256比特作为帧的长度。.Turbo码仿真4之交错器SCCC.Turbo码仿真4之交错器PCCC.Turbo码仿真4之交错器奇偶分别.短帧Turbo码的设计要点4交错器：交错器在Turbo码系统中也是一个非常重要的组件，相比较差的交错器，良好的交错器可以提供大约0.2dB到1dB左右的增益

7、，大量的实验证明，普通的随机交错可以获得良好的性能，代数交错和随机交错的性能相当，但是随着帧长的变小，随机交错的优越性会消逝，直至我们必需“刻意的设计交错器，才干使Turbo码正常任务。随机交错对于帧长度没有约束，代数交错器普通对于帧长有着特殊的要求，矩阵交错器同样要求帧长可以分解成两个相近数的乘积。一切的交错器都可以经过查表的方式完成。本系统中，我们引荐运用随机交错。.Turbo码仿真5之译码算法简化.Turbo码仿真5之译码算法量化比特数.短帧Turbo码的设计要点5译码算法：Log-MAP算法和MAP算法相当，Max-Log-MAP有大约0.5dB的性能损失，MAP算法复杂度最大，Log

8、-MAP和Max-Log-MAP计算量相近，但是Max-Log-MAP算法在构造上最接近维特比算法，容易在DSP上快速实现。3比特的量化足够，但是在高信噪比区，引荐6比特量化。在本系统中，我们运用Max-Log-MAP算法，6比特量化。.Turbo码仿真6之打孔.短帧Turbo码的设计要点6打孔：打孔可以提高码率，但是会带来误码率方面的性能损失，打孔的选择应该基于系统设计要求的思索，没有孰优孰劣的问题。本系统中，我们运用1/2码率的Turbo码，打孔方式取经典方案。.Turbo码仿真7之结尾.短帧Turbo码的设计要点7结尾战略：对于帧长大约1000比特的系统，无需思索迫零处置，当帧长小于50

9、比特，我们采用方案4迫零处置。. Turbo码混合ARQ系统.Turbo编码混合ARQ系统.传统HARQ分类Type I HARQ：数据被加以CRC并用FEC编码，重传时，错误分组被丢弃，重传分组与前一次一样。Type II HARQ：思索无线信道的时变特性，在初次传输数据块时没有或带有较少的冗余，假设传输失败，重传的数据块不是初次所传数据块的复制，而是添加了其中的冗余部分。在接纳端将两次收到的数据块进展合并，编码速率下降而提高编码增益。Type III HARQ：与第二类HARQ不同的是重传码字具有自解码才干，因此接纳端可以直接从重传码字当中解码恢复数据，也可以将出错重传码字与已有缓存的码字

10、进展合并后解码。.Turbo码HARQ I型我们用ARQ I型广义的表示发送端在重发数据分组时，不生成新的码子，与传统定义不同的是，接纳端不一定丢弃首发分组，完全可以利用首发的信息，添加系统的经过率。这种ARQ机制的优点是系统充分利用了硬件资源，编译码器的构造和控制都比较简单，有利于系统降低复杂性和减少功耗。.Turbo码HARQ I型接力棒式Turbo码HARQ 在发方，首先将欲传信息经Turbo编码器编码后发送出去，接纳端经过Turbo译码，假设经过CRC检错校验，反响ACK信号回发送端，假设不能经过CRC检错校验，那么反响NACK信号到发送端；发送端收到重发指令，那么将该信息的原先的码子

11、重新发送；在收方，对于重发帧的译码，可将上一帧的译码结果用作先验信息，并用于Turbo译码器进展译码。假设译码结果经过CRC检错校验，反响ACK，否那么反响NACK；反复第2、第3步，直到发送端收到ACK信号，或者到达最大的重发次数，放弃此次通讯。.Turbo码HARQ II型 我们用ARQ II型表示发送端在重发数据分组时，生成新的校验信息，即所谓的增量冗余信息，但是新的分组没有自解码性质。ARQ I型：简单的“反复码，其最小码距是原来的L倍；实践上，经过L次重发可以构成纠错才干更强的纠错码。这种ARQ机制的优点是可以充分利用重发的分组资源，纠错才干比I型更强，但是系统的编译码硬件设计必需以

12、最低码率的纠错码设计，而系统普通运转在较高的码率程度上，所以不能充分利用硬件资源，编译码器的构造和控制相对复杂。.Turbo码HARQ II型速率兼容打孔Turbo码HARQ 发送端生成L*N比专长度的Turbo码，经过打孔构成N比专长度分组，发送到信道，并且保管被删除的其他校验比特；接纳端接纳到分组，经过Turbo译码，假设经过了CRC检错，发送ACK信号，否那么，发送NACK信号；发送端收到NACK信号，并累计重发次数，发送剩余的相应的N比特校验比特；接纳端接纳到重发分组后，与首发分组组成新的码子，经过Turbo译码，假设经过了CRC检错，发送ACK信号，否那么，发送NACK信号；发送端收

13、到NACK信号，并累加重发次数，发送剩余的相应的N比特校验比特；接纳端接纳到重发分组后，与前两次的分组组成新码子，经过Turbo译码，假设经过CRC检错，发送ACK信号，否那么，发送NACK信号；反复上述过程，直到发送端收到ACK信号，或者重发次数到达最大的L次，放弃本次通讯。.Turbo码HARQ II型Turbo码分而治之HARQ根本思想是：假设系统是1/2码率的Turbo码，我们的编译码硬件设计也是按照根本的1/2码率的Turbo码来设计，当发送端被要求重发时，我们可以把信息序列分成奇数位和偶数位两类，奇数位的信息比特坚持不变，但是偶数位的信息比特用知的“01序列替代，然后经过编码器生成

14、码子，实践上，新生成的码子的有效信息比特只需原来的一半，同时，码率也下降了一半，这也就意味着码子有着更强的纠错才干，在接纳端，译码器首先对重发分组进展译码，运用相应的先验信息，得到关于信息序列奇数位比特的可靠信息，然后把这些信息反响到第一个分组的译码器，经过奇数位比特的可靠信息来获得的正确译码。假设这时候，译码输出依然没有经过CRC校验，那么在发送端可以把偶数位比特信息序列按奇偶分成2段，只传输其中1/4的信息比特，其他位置用知序列填充，以此类推，最终获得正确译码。 .分而治之方案的性能误帧率.分而治之方案的性能经过率.Turbo码HARQ III型ARQ III型表示发送端在重发数据分组时，

15、生成新的校验信息，同时新的分组具有自解码性质。纠错才干和译码复杂度都介于I型和II型之间。与II型类似的是系统不能充分利用硬件资源，编译码器的构造和控制相对复杂。 .Turbo码HARQ III型多维Turbo码HARQTurbo码本身就可以构成一种很好的ARQ机制，首先，利用分量码1生成码子1，发送到信道，假设接纳端能正确接纳，那么继续发送下一帧数据，假设不能，那么经过交错的信息序列利用分量码2，生成码子2，发送到信道，译码器先对码子2进展译码可以利用第一次译码的结果作为先验信息，假设译码胜利，就反响ACK信号，假设失败，那么结合码子1和码子2进展Turbo迭代译码，假设译码胜利那么就反响A

16、CK，假设到了预定的迭代次数，依然没有经过CRC校验，那么反响NACK信号，发送端可以进一步利用新的交错器和新的分量码，生成码子3，在接纳端，译码器先利用前次译码结果作为先验信息，对码子3进展译码，假设胜利就反响ACK信号，假设失败，那么就把3个码子构成一个3维的Turbo码，进展译码，以此类推，直到译码胜利 。. Turbo/HARQ系统DSP实现.BLACKFIN DSP引见 高度并行的计算单元数据总线和程序总线分别的哈佛构造流水线技术独立多个乘加器单元 高性能地址产生器循环缓冲 嵌套零开销循环 传输过程中饱和和限幅 分层构造的内存较少的延迟缩短的处置空载时间 .BLACKFIN DSP程

17、序优化特殊指令的运用并行指令的运用DSP硬件资源的合理运用数据在内存中的优化配置流水线冲突.CRC算法原理k位二进制数据序列r位二进制校验码 n位二进制序列 生成多项式 满足.字节序列求余的递推算法M字节的序列 .CRC算法在BLACKFIN DSP上的实现 三字节序列算法为形如Da 0 0 的三字节构造一个余数表。对于M字节序列N，读取前3个字节数据构成最初的三字节序列Da Db Di，此时i=3，然后进入如下的循环：根据Da查表求得Da 0 0 的余数Rh Rl；计算Db+Rh和Di+Rl，得到新的Da和Db；判别i能否等于M，假设相等那么循环终了，得到余数，否那么，读取序列N中的下个数据

18、字节Di+1，得到新的三字节序列，跳到2。3次总线读，2次异或，1次加法，1次移位和1次存放器赋值 .CRC算法在BLACKFIN DSP上的优化四字节序列算法为形如Da 0 0 0的四字节和Db 0 0的三字节构造余数表。对于M字节序列N，读取前4个字节数据构成最初的四字节序列Da Db D2i-1 D2i，此时i=2，然后进入如下的循环：根据Da查表求得Da 0 0 0的余数Rah Ral；根据Db查表求得Db 0 0的余数Rbh Rbl；计算D2i-1 D2i+Rah Ral+Rbh Rbl，得到新的Da和Db；判别i能否等于M/2，假设相等那么跳到6，否那么，读取序列N中的下一个16位

19、数据D2i+1 D2i+2，得到新的四字节序列Da Db D2i+1 D2i+2，跳到2。假设M是偶数，终了得到余数Da Db，否那么对三字节序列Da Db DM求余得到结果。 3次总线读，2次异或，2次加法，2次移位和4次存放器赋值。.CRC算法优化结果四字节算法相比三字节算法，平均对每个字节的操作少了1.5次总线读，1次异或，但是多了一次存放器数据搬移测试阐明：效率提高33% .Max-Log-MAP算法简化前向递推 简化后向递推 支路度量计算 后验概率计算 .Max-Log-MAP在BLACKFIN DSP上实现支路度量的计算用Add on Sign指令完成。递推计算为“加比选蝶形计算，

20、用VIT_MAX指令完成，2次16位的比较和选择 .蝶形计算在BLACKFIN DSP上实现运算量占整个译码器的80% .蝶形计算在BLACKFIN DSP上实现前向递推：读取BM值；读取度量Ak-1(0)；读取度量Ak-1(1)；计算Ak-1(0)+BM,Ak-1(1)-BM,Ak-1(0)-BM,Ak-1(1)+BM；VIT_MAX指令比较选择得到Ak(0)和Ak(2)；保管度量Ak(0)和Ak(2)。.蝶形计算在BLACKFIN DSP上实现后向递推：读取BM值；读取度量Bk(0)；读取度量Bk(2)；计算Bk(0)+BM,Bk(2)-BM,Bk(0)-BM,Bk(2)+BM；VIT_MAX指令比较选择得到Bk-1(0)和B