微机原理及应用

1、3.1 概述概述3.2 半导体存储器的工作原理半导体存储器的工作原理3.3 RAM的结构及其常用芯片的结构及其常用芯片3.4 ROM的结构及其常用芯片的结构及其常用芯片3.5 存储器与存储器与CPU的连接的连接3.1 概述概述一、基本概念一、基本概念计算机的记忆部件计算机的记忆部件输入设备输入设备程序程序数据数据存储器存储器CPU提取提取程序程序输出设备输出设备早期：磁性材料早期：磁性材料现代：半导体集成电路芯片现代：半导体集成电路芯片二、存储器的性能指标二、存储器的性能指标1、存储容量、存储容量 存储器所能容纳的二进制信息的数量，以存储单存储器所能容纳的二进制信息的数量，以存储单元的总位数表

2、示。如果计算机的存储器由多块存储元的总位数表示。如果计算机的存储器由多块存储器芯片组成，则存储容量即为各芯片存储容量之和。器芯片组成，则存储容量即为各芯片存储容量之和。 存储容量的常用单位还有字节存储容量的常用单位还有字节(Byte)，千字节，千字节(KB)、兆字节、兆字节(MB)、和吉字节、和吉字节(GB)。1KB=210B=1024B 1MB=1024KB=1048576B=220B1GB=1024MB=1048576KB=1073741824B=230B 存储总位数存储总位数=地址寄存器编址数地址寄存器编址数*存储字位数存储字位数(存储芯片容量存储芯片容量=芯片的地址单元数芯片的地址单元

3、数*数据线位数数据线位数)e.g.2:Intel 2114芯片容量为芯片容量为1024*4位位/片片 6264芯片容量为芯片容量为8192*8位位/片片 6116芯片容量为芯片容量为2K*8位位/片片210*4位位/片片213*8位位/片片211*8位位/片片e.g.1:一个一个16位字长的计算机，地址线为位字长的计算机，地址线为16位，则存储总位，则存储总位数位数(容量容量)？216*16=64K*16位位e.g.3:一台一台8位微机的地址总线为位微机的地址总线为16条，其条，其RAM存存储容量为储容量为32KB。首地址为。首地址为4000H，且地址连续，且地址连续，问可用的最高地址是多少？

4、问可用的最高地址是多少？解：解：RAM存储容量为存储容量为32KB =215*8位位 8位数据线，位数据线，RAM占占15位地址线位地址线 若首地址为若首地址为0000H, 范围：范围：0000H7FFFH (215=7FFFH) 若首地址为若首地址为4000H, 范围：范围：4000H0BFFFH从存储器接到读从存储器接到读/写的命令到完成读写的命令到完成读/写操作所用的时间，写操作所用的时间，也称为存储器存取时间。在纳秒也称为存储器存取时间。在纳秒(ns)到几十纳秒数量级。到几十纳秒数量级。 存储器完成一次完整的存取操作所需的时间，即存储器存储器完成一次完整的存取操作所需的时间，即存储器进

5、行两次独立的操作进行两次独立的操作(读读/写写)所需的时间间隔，也称存储所需的时间间隔，也称存储周期周期。 TM TA2、存取速度、存取速度 影响计算机工作速度影响计算机工作速度(1) 读读/写时间写时间TA(2) 读读/写周期写周期TM(3) 存取速度存取速度BM每秒从存储器读写信息的数量每秒从存储器读写信息的数量, 设设W为存储器传送的数据为存储器传送的数据宽度宽度(位或字节位或字节), 则则BM=W/TA, 单位为位单位为位/秒或字节秒或字节/秒。秒。存储器存储器内存内存 CPU内存内存外存外存 外存外存 ：硬盘、光盘、磁盘：硬盘、光盘、磁盘1、内存内存，也称主存，也称主存(主存储器主存

6、储器)，可以由，可以由CPU的地址线的地址线直接访问到的存储单元，以较快的速度进行读写操作，直接访问到的存储单元，以较快的速度进行读写操作，主要用来存放计算机当前运行所需的程序和数据。主要用来存放计算机当前运行所需的程序和数据。 2、外存外存，也称辅存，也称辅存(外存储器外存储器)，其工作速度较低，不，其工作速度较低，不能直接与能直接与CPU进行数据交换，只有先将程序和数据送入进行数据交换，只有先将程序和数据送入内存，才能被内存，才能被CPU处理。处理。 三、存储器的分类三、存储器的分类一、半导体存储器的分类一、半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取

7、存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 集成集成RAM掩膜式掩膜式ROM可编程可编程ROM（PROM） 可擦除可编程可擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）3.2 半导体存储器的工作原理半导体存储器的工作原理1. RAM特点：存放临时程序和数据，可读可写，速度快，特点：存放临时程序和数据，可读可写，速度快，但掉电后信息丢失。但掉电后信息丢失。(1) 静态静态RAM：集成度低，功耗大，不掉电信息不丢：集成度低，功耗大，不掉电信息不丢失；失；(2) 动态动态RAM：集成度高：集成度高, 需外加刷新电路需外加刷新电路(

8、每隔每隔2ms对高电平电容重新充电对高电平电容重新充电)；(3) 集成集成RAM：属于动态：属于动态RAM，刷新电路集成在芯，刷新电路集成在芯片内，兼具静态、动态片内，兼具静态、动态RAM特点。特点。2. ROM特点：只能读取，不能随意改变，断电后，信息特点：只能读取，不能随意改变，断电后，信息不会丢失，用于存储固定不变的程序和数据。不会丢失，用于存储固定不变的程序和数据。(1) 掩膜掩膜ROM：存储的信息在制造过程中产生，此后：存储的信息在制造过程中产生，此后不可改变；不可改变；(2) 可编程可编程ROM：信息由用户用特殊手段写入，一经：信息由用户用特殊手段写入，一经写入不可改变；写入不可改

9、变；(3) 可擦除可编程可擦除可编程ROM：信息由用户编程写入，并可：信息由用户编程写入，并可将信息擦除重写；将信息擦除重写；(4) 电擦除可编程电擦除可编程ROM：信息可多次写入，采用电擦：信息可多次写入，采用电擦除法除法(+5V)，能在应用系统中在线改写。，能在应用系统中在线改写。二、半导体存储器的基本组成二、半导体存储器的基本组成地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS1. 存储器的结构存储器的结构 存储体存储体l存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路l根据

10、输入的地址编码来选中芯片内某个特定根据输入的地址编码来选中芯片内某个特定的存储单元的存储单元 片选和读写控制逻辑片选和读写控制逻辑l选中存储芯片，控制读写操作选中存储芯片，控制读写操作l12条地址线条地址线A11A0, 8条数据线条数据线D7D0 存储容量：存储容量：212*8bit=4KB, 4K个单元个单元 每个存储单元有相应地址，每个存储单元有相应地址，4KB容量的存储单元容量的存储单元地址为地址为000H0FFFHl工作过程：工作过程： A11A0送来的地址存入地址寄存器，经地址译码送来的地址存入地址寄存器，经地址译码器译码选中一个单元器译码选中一个单元(eg. 001H:0000 0

11、000 0001B)进进行读写操作，行读写操作，I/O控制电路接收控制电路接收CPU的读写信号的读写信号(CS*=0) 当当WE*=1时，时，001H的数据送的数据送I/O7I/O0 WE*=0时，时，I/O7I/O0的数据送的数据送001H 存储体（存储矩阵）存储体（存储矩阵） 地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码l单译码结构单译码结构l双译码结构双译码结构l双译码可简化芯片设计双译码可简化芯片设计l主要采用的译码结构主要采用的译码结构 片选

12、和读写控制逻辑片选和读写控制逻辑l片选端片选端CS*或或CE*l有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作l输出输出OE*l控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出l该控制端对应系统的读控制线该控制端对应系统的读控制线l写写WE*l控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中l该控制端对应系统的写控制线该控制端对应系统的写控制线2. 地址译码器原理地址译码器原理小容量存储器可以只有一个地址译码器。小容量存储器可以只有一个地址译码器。单译码单译码大容量的存储器通常有行大容量的存储器通常有行(X)、列、列(Y)两个地址译码。

13、两个地址译码。 双译码双译码译码器输入端接受存储器地址信号，输出行选或列选译码器输入端接受存储器地址信号，输出行选或列选信号。地址译码器根据不同的地址线选中相应的唯一信号。地址译码器根据不同的地址线选中相应的唯一的存储单元。的存储单元。3. 输入输入/输出控制电路输出控制电路采用三态缓冲器结构，地址译码时，先选中芯片，再采用三态缓冲器结构，地址译码时，先选中芯片，再选中芯片单元。选中芯片单元。三、半导体存储器的读三、半导体存储器的读/写操作写操作 1.CPU发出发出读读存储器命令时，主存储器顺序完成：存储器命令时，主存储器顺序完成：CPU地址寄存器地址寄存器地址码地址码地址译码器地址译码器地址

14、码地址码相应行、列信号相应行、列信号控制电路控制电路读命令读命令读读/写电路写电路存储单元内容存储单元内容数据线数据线数据线数据线CPU内部指定部件内部指定部件信息信息2.CPU发出发出写写存储器命令时，主存储器顺序完成：存储器命令时，主存储器顺序完成：CPU地址寄存器地址寄存器地址码地址码地址译码器地址译码器地址码地址码相应行、列信号相应行、列信号CPU数据线数据线某部件内容某部件内容控制电路控制电路写命令写命令读读/写电路写电路数据线上内容数据线上内容指定单元指定单元3.3 RAM的结构及其常用芯片的结构及其常用芯片 一、一、RAM的结构的结构l基本存储单元是触发器电路基本存储单元是触发器

15、电路l每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位l许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵二、常用二、常用RAM芯片芯片lSRAM2114l存储容量为存储容量为1K4l18个引脚：个引脚：l10根地址线根地址线A9A0l4根数据线根数据线I/O4I/O1l片选片选CS*l读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDlSRAM6116l存储容量为存储容量为2K8l24个引脚：个引脚：l11根地址线根地址线A10A0l8根数据线根

16、数据线I/O7I/O1l片选片选CE*l读写读写WE*l输出允许输出允许OE*+5VA8A9WE*OE*A10CE*IO7IO6IO5IO4IO3A7A6A5A4A3A2A1A0IO0IO1IO2GND123456789101112242322212019181716151413lSRAM6264l存储容量为存储容量为8K8l28个引脚：个引脚：l13根地址线根地址线A12A0l8根数据线根数据线D7D0l片选片选CE1*、CE2l读写读写WE*、OE*+5VWE*CE2A8A9A11OE*A10CE1*IO7IO6IO5IO4IO3NCA12A7A6A5A4A3A2A1A0IO0IO1IO2

17、GND123456789101112131428272625242322212019181716151. 掩膜掩膜ROM3.4 ROM的结构及其常用芯片的结构及其常用芯片一、一、ROM的结构的结构A1A0W0W1W2W3001000010100100010110001W0=A1*A0*W1=A1*A0W2=A1A0*W3=A1A0D3=W0+W2D2=W1+W3D1=W0+W2+W3D0=W2+W3e.g. 若若A1A0=10时，时，W2=1，则则D3D2D1D0=1011连有二极管的位存连有二极管的位存“1”，没有二极管存，没有二极管存“0”。每位是否有二极管由厂家固定，用户无法修改。每位是

18、否有二极管由厂家固定，用户无法修改。2. EPROMl顶部开有一个圆形的石英窗口，用于紫外线透顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息过擦除原有信息l一般使用专门的编程器（烧写器）进行编程一般使用专门的编程器（烧写器）进行编程l编程后，应该贴上不透光封条编程后，应该贴上不透光封条l出厂未编程前，每个基本存储单元都是信息出厂未编程前，每个基本存储单元都是信息1l编程就是将某些单元写入信息编程就是将某些单元写入信息0二、常用二、常用EPROM芯片芯片lEPROM2716l存储容量为存储容量为2K8l24个引脚：个引脚：l11根地址线根地址线A10A0l8根数据线根数据线O7O0l片选

19、片选/编程编程CE*(编程时编程时接接50ms脉冲脉冲)l读写读写OE*l编程电压编程电压VPP(25V或或21V)242322212019181716151413VCCA8A9VPPOE*A10CE*O7O6O5O4O3123456789101112A7A6A5A4A3A2A1A0O0O1O2GND242322212019181716151413l EPROM芯片芯片2764l存储容量为存储容量为8K8l28个引脚：个引脚：l13根地址线根地址线A12A0l8根数据线根数据线O7O0l片选片选CE*l编程编程PGM*l读写读写OE*l编程电压编程电压VPPVppA12A7A6A5A4A3A2

20、A1A0O0O1O2GNDVccPGM*未用未用A8A9A11OE*A10CE*O7O6O5O4O312345678910111213142827262524232221201918171615EPROM芯片芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256逻辑图逻辑图3

21、.5 存储器与存储器与CPU的连接的连接连接原则：按照三总线结构进行连接。连接原则：按照三总线结构进行连接。一、主存与一、主存与CPU的连接的连接过程：过程：系统提出存储容量的要求系统提出存储容量的要求选择存储器芯片选择存储器芯片与微机系统与微机系统(地址总线地址总线: A19A0, 数据总线数据总线: D15D0, 控控制总线制总线: RD*, WR*, M/IO*)连接连接对存储单元地址进行分配对存储单元地址进行分配二二、存储容量的扩展、存储容量的扩展(一片一片ROM、RAM不够时不够时)存储容量存储容量=2n*m位位=地址单元数地址单元数*数据位数数据位数=字线字线*位线位线可进行数据宽

22、度、字节数的扩充，扩充时涉及地址线、可进行数据宽度、字节数的扩充，扩充时涉及地址线、数据线和控制线的连接。数据线和控制线的连接。1. 片选信号的产生方法片选信号的产生方法存储器芯片容量有限，存储器总容量需求很大，需要存储器芯片容量有限，存储器总容量需求很大，需要多个存储芯片组合才能满足存储容量的需求，对存储多个存储芯片组合才能满足存储容量的需求，对存储器的读器的读/写需要片选信号。片选信号由高位地址线构成，写需要片选信号。片选信号由高位地址线构成，产生方法有如下几种：线选法、全译码法、部分译码产生方法有如下几种：线选法、全译码法、部分译码法、混合译码法。法、混合译码法。(1) 线选法线选法直接

23、用地址线作为片选信号，每条地址线选一个直接用地址线作为片选信号，每条地址线选一个芯片，这种方法用在存储容量小，存储芯片也少芯片，这种方法用在存储容量小，存储芯片也少的小系统中。的小系统中。e.g. 存储容量为存储容量为4KB，每个芯片，每个芯片1KB，只要，只要4个芯片，个芯片，对应片内对应片内1KB的容量，只要的容量，只要10位就可完成对存储单位就可完成对存储单元的寻址。所以在元的寻址。所以在20位地址线的系统位地址线的系统(8086)中，可中，可利用高利用高10位地址线中的任意位地址线中的任意4位产生片选信号，比位产生片选信号，比如选择如选择A13A10，每条线连接一个芯片的片选端即可。，

24、每条线连接一个芯片的片选端即可。缺点缺点: 整个存储器地址常常不连续；整个存储器地址常常不连续； 同一个单元可对应不同的地址，从而形成地址重叠。同一个单元可对应不同的地址，从而形成地址重叠。例如，上述例子中，例如，上述例子中，A19A14这这6条地址线没有用，所以当条地址线没有用，所以当A19A14为任何组合时，如果为任何组合时，如果A13A0的值不变，其实对应了的值不变，其实对应了同一个存储单元。同一个存储单元。(2) 全译码法全译码法l所有的系统地址线所有的系统地址线均参与对存储单元的译码寻址均参与对存储单元的译码寻址l包括低位地址线对芯片内各存储单元的译码寻址包括低位地址线对芯片内各存储

25、单元的译码寻址（片内译码片内译码），高位地址线对存储芯片的译码寻），高位地址线对存储芯片的译码寻址（址（片选译码片选译码）l采用全译码，每个存储单元的采用全译码，每个存储单元的地址都是唯一的地址都是唯一的，不存在地址重复不存在地址重复l译码电路可能比较译码电路可能比较复杂、连线也较多复杂、连线也较多存储器存储器芯片芯片译译码码器器低位地址低位地址高位地址高位地址全全部部地地址址片选信号片选信号e.g. P.57 图图3-142732的存储容量为：的存储容量为：4K*8bit。连接到。连接到8086系统时，系统时，构成构成4K*16bit，需两片。，需两片。全译码方式下由全译码方式下由8个个27

26、64芯片构成芯片构成64KB的存储器的存储器 l只有部分（高位）地址线参与对存储芯片只有部分（高位）地址线参与对存储芯片的译码的译码l每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重（地址重复），需要选取一个可用地址复），需要选取一个可用地址l可简化译码电路的设计可简化译码电路的设计l但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费(3) 部分译码法部分译码法D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中下图中A18不参与译码，故不参与译码，故6264的地址范围为：

27、的地址范围为：6264 部分译码示例部分译码示例2. 数据宽度扩展（位扩展）数据宽度扩展（位扩展）存储芯片的数据线有存储芯片的数据线有4位、位、8位，在与位，在与8086CPU的的16位数据线相连时需要进行位数扩展。位数据线相连时需要进行位数扩展。e.g.1 两片两片2732与与8086CPU的连接，的连接，4K*8bit扩展为扩展为4K*16bit EPROM8086CPUe.g.2 两片两片6116与与8086CPU的连接，的连接，2K*8bit扩展为扩展为2K*16bit RAM8086CPUA111A100A100D70D158OEWECEOEWECE61166116I/O70I/O1

28、58RDWRA0BHE偶存储体偶存储体奇存储体奇存储体位扩展方法：位扩展方法： 将每片的地址线、控制线并联，将每片的地址线、控制线并联，数据线分别引出。数据线分别引出。位扩展特点：位扩展特点： 存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。3. 字节扩展（字扩展）字节扩展（字扩展）e.g. 用用8片片8K*8的的RAM构成构成64K*8的的RAM A19 A18 A17 A16 A15 A14 A13 A12A0 8K*8=64K 0 1 0 0 0 0 0 (40000 41FFF) 第一组第一组 1 1 1 (4E000 4FFFF) 第八组第八组用用8片片8K*8的的RAM芯片进行字扩展，将每个芯片的地址芯片进行字扩展，将每个芯片的地址线线A120、OE*、WE*分别连在一起，但片选信号分别连在一起，但片选信号CE*要要分开，并由地址译码电路的不同输出端来提供。这样，分开，并由地址译码电路的不同输出端来提供。这样，在某一时刻，在某一时刻，8片中有一片被选中，通过这种方法，用片中有一片被选中，通过这种方法，用8片片8K*8bit构成构成64K*8bit的的RAM.字扩展方法：字扩展方法： 每个芯片的地址线、数据线、控制线并联，每个芯片的地址线、数据线、控制线并联，仅片选端仅片选端分别引出分别引出，以实现每个芯片占据不