数电课件第6章半导体存储器与可编程逻辑器件

1、0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000

2、0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 01110100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0

3、010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1

4、110 0110 0111 0110 0001 0110 1110 0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 0011 0001 0011 0110 0100 1000 01110100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110 0111第第6章章 半导体存储器与可编程逻辑器件半导体存储器与可编程逻辑器件习题与思考题习题与思考题6.1 概述概述6.2 随机存储器随机存储器RAM6.3 只读存

5、储器只读存储器ROM6.4 可编程逻辑器件可编程逻辑器件PLD6.5 高密度可编程逻辑器件高密度可编程逻辑器件6.6* 硬件描述语言简介器件硬件描述语言简介器件存储器：存储大量二值信息（或称为二值数据）的半导体器件。存储器：存储大量二值信息（或称为二值数据）的半导体器件。用途：在计算机或数字系统中存储数据。用途：在计算机或数字系统中存储数据。 与寄存器的区别：以与寄存器的区别：以字字为单位存取，每字包含若干为单位存取，每字包含若干位位。各个字。各个字的相同位通过的相同位通过同一引脚同一引脚与外界联系。每个字分配一个与外界联系。每个字分配一个地址地址，因此内，因此内部有地址译码器。部有地址译码器

6、。作业作业:【6.1】【】【6.2】【】【6.3】【】【6.4】【】【6.5】【】【6.6】 【6.7】 【6.8】 6.1 概述概述 存储器分类：存储器分类：存存储储特特点点挥发性存储器挥发性存储器VM非挥发性存储器非挥发性存储器NVM原原理理和和介介质质半导体存储器半导体存储器磁存储器磁存储器光存储器光存储器读读写写特特性性只读存储器只读存储器ROM随机存储器随机存储器RAM1.半导体存储器半导体存储器主要指标：存储容量、存取速度。存储容量：用字数主要指标：存储容量、存取速度。存储容量：用字数位数表示位数表示半导体存储器分类：半导体存储器分类：掩模掩模ROM可编程可编程ROM （PROM或

7、或OTPROM）可擦除可编程可擦除可编程ROM（EPROM）随机存储器随机存储器RAM(Read- Only Memory)(Programmable ROM)(UVEPROM)只读存储器只读存储器ROM(Ultra-Violet)(Electrically)电擦除电擦除紫外线擦除紫外线擦除快闪存储器快闪存储器断电不失断电不失动态存储器动态存储器DRAM(Random Access Memory)(Dynamic RAM)静态存储器静态存储器SRAM(Static RAM)同步动态存储器同步动态存储器SDRAM双倍速率双倍速率SDRAMDDR SDRAM等等NOR Flash ROMNAND

8、Flash ROM电擦除可编程电擦除可编程ROM（EEPROM）快闪快闪ROM（Flash ROM）6.2 随机存储器随机存储器RAM图图6-2 SRAM存储单元及其等效原理图存储单元及其等效原理图6.2.1 RAM存储单元存储单元1SRAM存储单元存储单元 CS=1，A1A2A3高阻态。高阻态。CS=0，R/W=1，A2工作，读。工作，读。CS=0，R/W=0，A1A3工作，写。工作，写。读写控制：读写控制：QQ图图6-3 单管单管DRAM存储单元原理图存储单元原理图2DRAM存储单元存储单元 动态存储单元电路结构简单，可以提高存储密度，降低成本。动态存储单元电路结构简单，可以提高存储密度，

9、降低成本。大大容量容量RAM的主流产品。的主流产品。 TS开关作用，开关作用，CS存储作用，存储作用，CS上存有电荷则上存有电荷则读出读出1，否则为，否则为0。CS(几皮法几皮法)有漏电流，需要不断有漏电流，需要不断刷新、再生刷新、再生。CS可利用可利用MOS管管栅极电容栅极电容实现。实现。表表6-1 典型的典型的RAM芯片芯片型型 号号类类 别别规规 格格地地 址址 线线 数数2114SRAM1K 4106116SRAM2K 8112118DRAM16K 17复用地址线复用地址线6.2.2 RAM的结构的结构 1.1.存储矩阵存储矩阵由若干存储单元排列成矩阵形式由若干存储单元排列成矩阵形式2

10、.地址译码：双译码。地址译码：双译码。根据地址输入，在存储根据地址输入，在存储矩阵中选出指定的矩阵中选出指定的字字对对应的单元，把数据送往应的单元，把数据送往输出缓冲器。输出缓冲器。3.I/O控制电路：增加带控制电路：增加带负载能力；同时提供三负载能力；同时提供三态控制，以便和系统的态控制，以便和系统的总线相连。总线相连。双译码双译码图图6-4 RAM存储器结构原理图存储器结构原理图存储矩阵存储矩阵：由若干存储单元排列成矩阵：由若干存储单元排列成矩阵 形式。是存储数据的场所。形式。是存储数据的场所。 以以字字为单位存取，字为为单位存取，字为地址译码器的输出地址译码器的输出。地址译。地址译码器为

11、二进制译码器，码器为二进制译码器，m位位地址码对应地址码对应2m条字线。条字线。字长字长为字包含的位数，为字包含的位数，代表芯片一次读写的数代表芯片一次读写的数据量。据量。存储存储矩阵矩阵 I/O控制逻辑电路：实现读、写控制逻辑电路：实现读、写和高阻状态控制。和高阻状态控制。一维译码一维译码字线字线 图图6-4 RAM存储器结构原理图存储器结构原理图(续续)双译码双译码相当于相当于数据选数据选择器择器表表6-2 RAM控制信号真值表控制信号真值表CSOEWE工工 作作 模模 式式I/O状态状态H没被选择没被选择高阻高阻LHH不能输出不能输出LL写写输入数据输入数据LLH读读输出数据输出数据写使

12、能写使能读使能读使能片选片选表表6-3 常见常见DRAM内存频率对照表内存频率对照表内内 存存 规规 格格标标 准准核核 心心 频频 率率（MHz） I/O频频 率率（MHz）等等 效效 频频 率（率（MHz）SDR-133PC-133133133133DDR-266PC-2100133133266DDR-400PC-3200200200400DDR2-667PC2-5300166333667DDR2-800PC2-6400200400800DDR3-1600PC3-128002008001600核心频率：即内存单元阵列（电容）的刷新频率，它是内存核心频率：即内存单元阵列（电容）的刷新频率，它

13、是内存 的真实运行频率。的真实运行频率。时钟频率：即时钟频率：即I/O缓存的工作频率。缓存的工作频率。有效数据传输频率：就是指数据传送的频率（即等效频率）有效数据传输频率：就是指数据传送的频率（即等效频率）单倍单倍速率速率 DDR的双倍是指在一个时钟周期内传输两次数据，即的双倍是指在一个时钟周期内传输两次数据，即在时钟脉冲的上升沿和下降沿各传输一次数据。在时钟脉冲的上升沿和下降沿各传输一次数据。图图6-5 256MB DDR SDRAM原理图原理图控制地控制地址分时址分时输入输入 DDR的双倍是指在一个时钟周期内传输两次数据，即的双倍是指在一个时钟周期内传输两次数据，即在时钟脉冲的上升沿和下降

14、沿各传输一次数据。在时钟脉冲的上升沿和下降沿各传输一次数据。存储矩存储矩阵分成阵分成若干块若干块时钟管理时钟管理6.2.3 RAM的扩展的扩展图图6-6 位扩展原理图位扩展原理图1位扩展位扩展 用用256字字1位位RAM芯片构成芯片构成256字字4位位RAM存储器存储器N=N=目标存储器容量目标存储器容量已有存储芯片容量已有存储芯片容量方法方法: :所有所有输入信号都并联输入信号都并联( (地址信号、片选信号和读写信号地址信号、片选信号和读写信号), ),输出各自独立输出各自独立。图图6-7 字扩展原理图字扩展原理图2字扩展字扩展 用用256字字4位位RAM芯片组成芯片组成1024字字4位存储

15、器。位存储器。 方法方法：片内片内地址信号并联；地址信号并联；多余地址端多余地址端通过译码器通过译码器接至各片的片选端；接至各片的片选端；I/O同名端并联。同名端并联。特点：必须使用译码器。特点：必须使用译码器。表表6-4 字扩展后的地址空间字扩展后的地址空间器器 件件 编编 号号A9 A8扩展地址译码输出扩展地址译码输出各个芯片地址范围各个芯片地址范围（十六进制）（十六进制）芯芯 片片 状状 态态 Y3 Y2 Y1 Y010 01 1 1 00 000 FF芯片（芯片（1）读写，其他高阻）读写，其他高阻20 11 1 0 11 001 FF芯片（芯片（2）读写，其他高阻）读写，其他高阻31

16、01 0 1 12 002 FF芯片（芯片（3）读写，其他高阻）读写，其他高阻41 10 1 1 13 003 FF芯片（芯片（4）读写，其他高阻）读写，其他高阻 有时为满足存储容量和数据宽度要求，既需要进行位扩展，有时为满足存储容量和数据宽度要求，既需要进行位扩展，又要进行字扩展。又要进行字扩展。当要求字和位都扩展时，当要求字和位都扩展时，先字扩展先字扩展的电路，再位扩展。的电路，再位扩展。当要求字和位都扩展时，重复使用字扩展的电路，但译码器只用一个。当要求字和位都扩展时，重复使用字扩展的电路，但译码器只用一个。例：用例：用256字字8位位RAM组成组成1024字字16位存储器。位存储器。6

17、.3 只读存储器只读存储器ROM图图6-8 4字字 4位固定位固定ROM结构原理图及其等效电路结构原理图及其等效电路6.3.1 固定固定ROM ROM是组合逻辑电路是组合逻辑电路!D3=W1+W3=A1A0+A1A0=A0字线字线当当EN=0时，时，D1= D3 = A0D0 = W1+ W0 = A1D2= W1 = A1+A0真值表：真值表：0011D01010D11101D21010D31010A01100A1D3=W1+W3=A1A0+A1A0=A0D1= D3 = A0D0 = W1+ W0 = A1D2= W1 = A1+A0图图6-9 MOS管构成的存储矩阵管构成的存储矩阵存储矩

18、阵是存储矩阵是“或非或非”逻辑矩阵逻辑矩阵 用用MOS工艺制造的工艺制造的ROM的存储矩阵如图：的存储矩阵如图：6.3.2 可编程只读存储器可编程只读存储器PROM图图6-10 OTPROM电路原理图电路原理图1只能编程一次的只能编程一次的PROM 编程时编程时将将VCC和和字线电字线电压提高压提高写入数据时，要使用编程器写入数据时，要使用编程器 产品出厂时产品出厂时存的全是存的全是1，用户可一次性写入，即把用户可一次性写入，即把某些某些1改为改为0。但不能多次。但不能多次擦除。擦除。 存储单元多采用熔丝低存储单元多采用熔丝低熔点金属或多晶硅。写入时设法熔点金属或多晶硅。写入时设法在熔丝上通入

19、较大的电流将熔丝在熔丝上通入较大的电流将熔丝烧断。烧断。图图6-11 叠栅场效应管原理图叠栅场效应管原理图图图6-12 叠栅叠栅MOS管开启电压变化管开启电压变化2可擦除可编程只读存储器可擦除可编程只读存储器EPROM 1）EPROM存储元件存储元件2）存储原理）存储原理 在在Gf没有注入没有注入电子时可电子时可导通，开启电压约为导通，开启电压约为2V。 注入注入电子后其开启电压电子后其开启电压达达7V，不能正常导通。，不能正常导通。存储存储单元单元SiO2层层30-40nmGf2V7V256字字X1位位已注入电荷的叠栅已注入电荷的叠栅MOS管存入的是管存入的是1。 在在Gf没有注入电荷没有注

20、入电荷时可导通，开启电压约时可导通，开启电压约为为2V。 注入电荷后其开注入电荷后其开启电压达启电压达7V，不能正，不能正常导通。常导通。图图6-13 热电子注入热电子注入编程编程3）热电子）热电子注入注入（Hot-electron injection）编程和紫外线擦除原理）编程和紫外线擦除原理 编程编程 在在DS间加高电压间加高电压, 漏极漏极PN结结雪崩击穿雪崩击穿，产生高速电子，产生高速电子-热热电子。电子。 同时在控制栅加正电压脉冲，同时在控制栅加正电压脉冲，部分高速电子积累在浮栅上。部分高速电子积累在浮栅上。注入电荷：注入电荷：图图6-14 UVEPROM芯片和擦除器芯片和擦除器擦除

21、方式擦除方式:紫外线或紫外线或X射线，距管子射线，距管子2厘米处照射厘米处照射1520分钟；阳光下分钟；阳光下1周，荧光灯下周，荧光灯下3年。年。紫外线紫外线擦除擦除透明窗口透明窗口擦除原理擦除原理:紫外线或紫外线或X射线照射，射线照射，SiO2层产生电层产生电子子空穴对，产生泻放通道。空穴对，产生泻放通道。图图6-15 均匀隧道均匀隧道编程与擦除编程与擦除4）FN隧道穿越（隧道穿越（Fowler-Nordheim tunneling）编程和擦除原理）编程和擦除原理 特点：浮栅与衬底间的氧化物层极薄（特点：浮栅与衬底间的氧化物层极薄（12纳米以下），称纳米以下），称 为为隧道区隧道区。当隧道区

22、电场大于。当隧道区电场大于107V/cm时隧道区双向时隧道区双向 导通，称为导通，称为隧道效应隧道效应。隧道区分均匀隧道和非均隧道。隧道区分均匀隧道和非均隧道。 在控制栅和衬底之间加较高在控制栅和衬底之间加较高正正电压，注入电荷。电压，注入电荷。 在控制栅和衬底之间加较高在控制栅和衬底之间加较高负负电压，放掉电荷。电压，放掉电荷。SiO2层层12nm以下以下衬底表面都衬底表面都是隧道区是隧道区擦除和写入均利用隧道效应擦除和写入均利用隧道效应电信号电信号图图6-16 非均匀隧道非均匀隧道编程与擦除编程与擦除隧道区靠近隧道区靠近漏区漏区或或源区源区。非均匀隧道：非均匀隧道：隧道区隧道区图图6-17

23、 EEPROM存储元件和单元电路存储元件和单元电路3电擦除可编程只读存储器电擦除可编程只读存储器EEPROMEEPROM的缺点：的缺点：1.擦写需要高电压脉冲；擦写需要高电压脉冲；2.擦写时间长；擦写时间长；3.存储单元需两只存储单元需两只MOS管。管。 基于非对称隧道穿越原理。基于非对称隧道穿越原理。符号符号隧道区在漏区；隧道区在漏区；起保护和提高起保护和提高可靠性作用可靠性作用存储管存储管图图6-18 Flash ROM存储元件及其存储单元存储元件及其存储单元电路原理图电路原理图6.3.3 现代常用现代常用ROM 1Flash ROM (Flash EEPROM) 1.隧道区在隧道区在源区

24、源区；2.隧道层更薄隧道层更薄1015nm。该管特点：该管特点：1.单管；单管；2.无需编程器。无需编程器。存储单元特点：存储单元特点：新型隧道氧化新型隧道氧化层层MOS管管 集成度高集成度高, ,成本低成本低, ,擦除速度快，擦除速度快，使用方便。已经取代软盘，很有可使用方便。已经取代软盘，很有可能取代硬盘。很有发展前途。能取代硬盘。很有发展前途。 更容易通过隧道穿更容易通过隧道穿越实现擦除和编程，速越实现擦除和编程，速度更快。度更快。集成升压电集成升压电荷泵荷泵按按存储矩阵存储矩阵结构可以分为：结构可以分为：NOR Flash ROMNAND Flash ROM图图6-19 NOR Fla

25、sh ROM存储矩阵及其等效电路存储矩阵及其等效电路NOR Flash同一位线上的单元是同一位线上的单元是并联并联的关系，逻辑上为的关系，逻辑上为或非逻辑或非逻辑NOR指的就是或非逻辑指的就是或非逻辑读写方式读写方式: NOR是线性编址，可是线性编址，可以按字节随机访问以按字节随机访问NOR写入和擦除速度慢写入和擦除速度慢, 存储密存储密度低度低, 成本高成本高擦除写入方式擦除写入方式: 热电子注入，隧道热电子注入，隧道穿越擦除。擦除按块，写入按字。穿越擦除。擦除按块，写入按字。图图6-20 NAND Flash ROM存储矩阵及其等效电路存储矩阵及其等效电路NAND Flash同一位线上的单

26、元是同一位线上的单元是串联串联的关系，逻辑上为的关系，逻辑上为与非逻辑与非逻辑NAND指的就是与非逻辑指的就是与非逻辑读写方式读写方式:NAND是以页为单位，是以页为单位，只能按块读写。只能按块读写。NAND写入和擦除速度快写入和擦除速度快, 存储存储密度高密度高, 成本低成本低, 所以现在的所以现在的U盘盘等便携存储用的是等便携存储用的是NAND Flash。擦除写入方式擦除写入方式: 擦除和写入均利用擦除和写入均利用隧道穿越。擦除按小块，写入按页。隧道穿越。擦除按小块，写入按页。图图6-21 典型的典型的NAND Flash ROM的结构的结构1B(字节）字节）=23bit检错、纠错检错、

27、纠错 虽然，虽然，ROM可读也可写，但可读也可写，但写入速度慢写入速度慢，另外，另外写入或擦除操写入或擦除操作是有损操作作是有损操作，SiO2绝缘层很薄，随着写操作次数增加，也在不断绝缘层很薄，随着写操作次数增加，也在不断损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写ROM的编程的编程次数都是有限的，典型次数为次数都是有限的，典型次数为100万次万次(NAND Flash)(NOR Flash10万次）万次） U盘往往内部包括了盘往往内部包括了微处理器微处理器（右侧右侧芯片）和芯片）和Flash memory（主要是（主要是NAND Flash

28、），之所以可以在比较低的单电源条件下工），之所以可以在比较低的单电源条件下工作，因为芯片内部往往作，因为芯片内部往往有电荷泵有电荷泵（charge pump ）用于提升电压，）用于提升电压，以满足在擦除和写入时对以满足在擦除和写入时对高电压高电压的要求。的要求。表表6-6 NOR与与NAND比较比较参参 数数NOR Flash ROMNAND Flash ROM容容 量量中等容量（中等容量（256MB）大容量（大容量（16GB或更高）或更高）程序直接运行程序直接运行（XIP，eXecute In Place）可以可以不可以不可以工作速度工作速度擦除擦除慢（慢（5s）快（快（4ms以下）以下）写

29、写慢慢快快读读较快较快快快擦除次数擦除次数10 000100 000100 0001 000 000擦除方式擦除方式FN隧道穿越隧道穿越FN隧道穿越隧道穿越编程方式编程方式热电子注入热电子注入FN隧道穿越隧道穿越访问方式访问方式随机访问随机访问顺序访问顺序访问价格价格高高很低很低擦除单位擦除单位块块小块（小块（832KB）编程单位编程单位字节字节页（典型为页（典型为528Byte）读取单位读取单位字节字节页页优势优势随机访问随机访问寿命长、成本低寿命长、成本低2单比特单元与多比特单元单比特单元与多比特单元图图6-22 单比特与多比特单元原理图单比特与多比特单元原理图目前，目前，多比特单元已经成

30、为主流多比特单元已经成为主流！尤其尤其是超大容量的是超大容量的Flash ROM每个单元可以存储多个比特。每个单元可以存储多个比特。通过控制浮栅上的电荷量实现的。通过控制浮栅上的电荷量实现的。图图6-24 PLD电路中常用的表示方法电路中常用的表示方法“”表示固定连接关系，“”表示可编程连接关系，交叉点什么表示可编程连接关系，交叉点什么的都没有的表示不连接。的都没有的表示不连接。 6.4 可编程逻辑器件可编程逻辑器件PLD (Programmable Logic Device)按集成度分为：低密度按集成度分为：低密度PLD和高密度和高密度PLD符号表示方法：符号表示方法：12YABA CYAB

31、 CA BCA BD 12( ,)(2,3,6,7,12,13,14,15)( ,)(5,6,7,8,9)Y A B C DmYA B C Dm 图图6-23 PLD编程原理编程原理固定连接固定连接可编程连接可编程连接基本原理：基本原理：与固定与固定或编程或编程(PROM)例如用例如用PROM实现下列一组逻辑函数。实现下列一组逻辑函数。通过编程存储通过编程存储矩阵实现矩阵实现6.4.2 PLD分类分类1基于乘积项的基于乘积项的PLDY=m1+m3+m4+m7 与逻辑与逻辑乘积项乘积项或逻辑或逻辑 基于乘积项的基于乘积项的PLD芯片大多是基于断电不芯片大多是基于断电不挥发的挥发的E2PROM或或

32、Flash ROM工艺，一上电就工艺，一上电就可以工作，无须其他芯片配合，通常称为可以工作，无须其他芯片配合，通常称为CPLD。按照编程实现原理分：按照编程实现原理分：基于乘积项基于乘积项(PT，Product Term)的的PLD基于查找表基于查找表(LUT，Look Up Table)的的PLD 只生成逻辑所需要的乘只生成逻辑所需要的乘积项，由软件自动完成。积项，由软件自动完成。 与、或两级结构与、或两级结构，密度低，密度低，触发器触发器数量少，适合实现中、小数量少，适合实现中、小规模逻辑电路。规模逻辑电路。可编程逻辑阵列（可编程逻辑阵列（PLA，Programmable Logic Ar

33、ray）(与或均可编程）与或均可编程）可编程阵列逻辑（可编程阵列逻辑（PAL，Programmable Array Logic）通用阵列逻辑（通用阵列逻辑（GAL，General Array Logic）。）。与固定与固定或编程或编程低密度低密度PLD2基于查找表的基于查找表的PLD 图图6-26 6-26 基于基于LUTLUT的的PLDPLD可编程原理可编程原理Y=m1+m3+m4+m7 地址变量地址变量位线输出位线输出基于基于SRAM工艺，通常称为工艺，通常称为FPGA。而基于。而基于SRAM工艺的芯片在掉电后信息就会丢失，所以一定要工艺的芯片在掉电后信息就会丢失，所以一定要外加一片专用外

34、加一片专用非挥发配置芯片非挥发配置芯片，在上电时，由这，在上电时，由这个专用配置芯片把数据加载到个专用配置芯片把数据加载到FPGA中，然后中，然后FPGA才可以正常工作。才可以正常工作。适合大规模设计适合大规模设计 自动计算逻辑电路自动计算逻辑电路所有可能的逻辑输出结所有可能的逻辑输出结果，写入果，写入RAM 每一个查找表可每一个查找表可以看成一个有以看成一个有4位地位地址线、容量为址线、容量为161的的RAM。6.5 高密度可编程逻辑器件高密度可编程逻辑器件 表表6-7 典型高密度典型高密度PLD芯片芯片芯芯 片片 型型 号号类类 型型等效门等效门数量数量基本单元数量基本单元数量芯片芯片引脚

35、引脚数数用户可用户可用引脚用引脚数数其其 他他 特特 性性MAX7000CPLD5000256个宏单元个宏单元208164工作频率工作频率175 MHzFLEX10KFPGA250 00012 160个逻辑单个逻辑单元元600470工作频率工作频率175 MHzStratix EP1SFPGA40 000 00079 040个逻辑单个逻辑单元元15081203工作频率工作频率420 MHz，包含包含DSP模块，锁模块，锁相环相环PLL等等*注：表中涉及数量都是该系列中的最大值。注：表中涉及数量都是该系列中的最大值。 6.5.1 复杂可编程逻辑器件复杂可编程逻辑器件图图6-27 CPLD结构原理

36、图结构原理图1.宏单元（宏单元（Maro-Cell）2.可编程互连阵列（可编程互连阵列（PIA）3.I/O控制块控制块芯片内部的芯片内部的所有单元都所有单元都是通过内连是通过内连矩阵矩阵PIA连连接起来，负接起来，负责信号传递责信号传递。宏单元宏单元实现基本逻辑运算实现基本逻辑运算可编程的可编程的I/O控制块控制块可控制每可控制每个个I/O电气特性：集电极开路、电气特性：集电极开路、摆率控制、三态输出等。摆率控制、三态输出等。图图6-28 CPLD宏单元原理图宏单元原理图“乘积项选择矩阵乘积项选择矩阵”用于分配乘积项：用于分配乘积项：1.到或门和异或门实现组合函数到或门和异或门实现组合函数2.

37、到宏单元触发器的辅助输入端：到宏单元触发器的辅助输入端： 清除端（清除端（Clear） 置位端（置位端（Preset） 时钟端（时钟端（Clock）1.与逻辑阵列与逻辑阵列2.乘积项选择矩阵乘积项选择矩阵3.可编程寄存器可编程寄存器“与逻辑阵列与逻辑阵列”实现组合逻辑函数中的乘积项。每个宏实现组合逻辑函数中的乘积项。每个宏单元提供单元提供5个乘积项。可通过个乘积项。可通过共享扩展共享扩展和和并联扩展并联扩展增加增加扩展乘积项，大大增强了实现组合函数的能力。扩展乘积项，大大增强了实现组合函数的能力。“可编程寄存器可编程寄存器”使宏单元中的触发器比使宏单元中的触发器比功能更强、更灵活：功能更强、更

38、灵活：1.可编程清零输入可编程清零输入2.可编程时钟控制方式可编程时钟控制方式3.旁路触发器（组合或时序）旁路触发器（组合或时序）6.5.2 现场可编程门阵列现场可编程门阵列FPGA 图图6-29 FPGA结构原理图结构原理图可编程连线可编程连线（连线不固定）（连线不固定）嵌入矩阵块嵌入矩阵块（EAB或或RAM)：用来生成存用来生成存储器或特定的、复杂逻辑功能，如储器或特定的、复杂逻辑功能，如RAM、ROM、乘法器、控制器和、乘法器、控制器和DSP处理函数等处理函数等逻辑矩阵列块（逻辑矩阵列块（LAB）：实现一般逻辑：实现一般逻辑函数，由若干个逻辑单元（函数，由若干个逻辑单元（LE）构成。）构

39、成。LE是实现逻辑运算的基本单元。是实现逻辑运算的基本单元。图图6-30 FPGA逻辑单元逻辑单元LE原理图原理图 DFF可实现编程清零、可实现编程清零、置位和使能功能、可旁路置位和使能功能、可旁路触发器触发器数据选数据选择器择器 LE包含一个包含一个4输入的输入的LUT和可编程的和可编程的D触发器。触发器。通过级联通过级联增加输入增加输入普通模式普通模式算术模式算术模式加减计数器模式加减计数器模式清零计数器模式清零计数器模式LE原理：原理：图图6-31 FPGA的的I/O单元原理图单元原理图可编程的可编程的I/O控制块具有控制块具有：三态输出、开路输出和调节输三态输出、开路输出和调节输出电平

40、变化速率（出电平变化速率（Slew-Rate Control）的功能。）的功能。表表6-8 FLEX10可编程逻辑器件的多电平兼容情况可编程逻辑器件的多电平兼容情况器器 件件电源电压（电源电压（V）兼容电平（兼容电平（V）核核 心心 电电 压压接口电源电压接口电源电压输输 入入 电电 压压输输 出出 电电 压压FLEX10K5.05.03.3和和5.05.05.03.33.3和和5.03.3和和5.0FLEX10KA3.33.32.5、3.3和和5.03.3和和5.03.32.52.5、3.3和和5.02.56.5.3 基于芯片的设计方法基于芯片的设计方法图图6-32 PLD设计流程图设计流程

41、图（1）设计分析设计分析。根据。根据PLD开发环境及系统复开发环境及系统复 杂度、工作频率和功耗等要求进行周密杂度、工作频率和功耗等要求进行周密 的分析的分析,选择合适的设计方案和器件类型。选择合适的设计方案和器件类型。（2）设计输入设计输入。有。有原理图输入法原理图输入法、硬件描述语硬件描述语 言（言（HDL）输入法）输入法和和混合式输入方法。混合式输入方法。 （3）编译编译。进行语法检查，并将设计转。进行语法检查，并将设计转 化为计算机系统可以识别的格式。化为计算机系统可以识别的格式。（4）逻辑综合逻辑综合。逻辑综合是把语言转。逻辑综合是把语言转 换换 成最简的逻辑表达式和信号的连接成最简

42、的逻辑表达式和信号的连接 关系，并生成扩展名为关系，并生成扩展名为.edf（edif） 的的EDA工业标准文件。工业标准文件。（5）布局布线布局布线。将。将.edf文件调入文件调入PLD厂厂 家提供的软件中进行布局布线，即家提供的软件中进行布局布线，即 建立逻辑设计与目标建立逻辑设计与目标PLD芯片资源芯片资源 之间的映射关系。之间的映射关系。（6）器件编程器件编程。将在布局布线阶段生成。将在布局布线阶段生成 的编程数据文件下载到具体的的编程数据文件下载到具体的PLD 中，使中，使PLD具有所设计的逻辑功能。具有所设计的逻辑功能。6.6* 硬件描述语言简介硬件描述语言简介 图图6-33 VHD

43、L程序基本结构原理图程序基本结构原理图ARCHITECTURE a OF black_box ISBEGIN并行处理语句END a;ENTITY black_box IS PORT ( clk, rst: IN Bit; d: IN Bit_vector(7 DOWNTO 0); q: OUT Bit_vector(7 DOWNTO 0); co: OUT Bit);END black_box; 图图6-34 实体定义对应的逻辑符号实体定义对应的逻辑符号1组合逻辑电路设计组合逻辑电路设计x = a AND b;y = x NAND c;y = x NAND c;x = a AND b;图图6-

44、35 逻辑电路图逻辑电路图LIBRARY IEEE; -加载库USE IEEE.Std_logic_1164.ALL; -加载程序包ENTITY adder_8bits IS PORT (op1, op2 :IN Integer range 0 to 255; -定义两个8位加数 c:OUT Bit;-定义进位输出 sum:OUT Integer);-定义和输出变量，可加上range 0 to 255END adder_8bits; -并行实现-ARCHITECTURE a1 OF adder_8bits ISSIGNAL tmp: Integer;-定义signal类型变量，便于实现BEGI

45、N tmp = op1 + op2; -加法运算，这3条语句顺序可以颠倒 c 255 else 0; -获得进位信号 sum255 else tmp; -限制和的数值范围END a1;-串行实现-ARCHITECTURE a2 OF adder_8bits ISBEGIN PROCESS(op1,op2) -敏感参数是op1和op2 Variable num :Integer;-定义变量，便于实现 BEGIN num :=op1 + op2; IF num 255 THEN c=1;ELSE c255 THEN sum = num-256; ELSE sum=num; -限制和的数值范围 EN

46、D IF; END PROCESS;END a2;8位加法器代码位加法器代码 图图6-36 8位加法器仿真图位加法器仿真图2触发器设计触发器设计 ENTITY regdff IS PORT ( -实体说明，定义输入和输出端口 d, clk:IN BIT; q:OUT BIT);END regdff;-第一种实现-ARCHITECTURE a1 OF regdff ISBEGIN PROCESS (clk)-时钟脉冲触发 BEGIN IF (clkEVENT AND clk = 1) THEN-定义上升沿触发 q = d; -特性方程 END IF; END PROCESS; END a1;-第

47、二种实现-ARCHITECTURE a2 OF regdff ISBEGIN PROCESS -可以没有敏感信号，但要有WAIT语句 BEGIN WAIT UNTIL (clkEVENT AND clk = 1); -定义上升沿触发 q = d; END PROCESS; END a2; 3计数器设计计数器设计 ENTITY mycounter IS PORT( clk, clear:IN Bit; c: OUT Bit; qc: OUT Integer range 0 to 15); Constant modulus: Integer :=10;-设定计数器模数为10END mycounter;ARCHITECTURE a OF mycoun