多功能数字钟

1、武汉理工大学数字电子技术课程设计学 号： 0121302930234课 程 设 计题 目多功能数字钟的设计与实现学 院信息工程学院专 业通信工程班 级通信1301 姓 名徐晗指导教师黄铮2015年7月10日课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 信息工程学院 题 目: 多功能数字钟的设计与实现 初始条件：本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等，也可以使用单片机系统构建多功能数字钟。用数码管显示时间计数值。要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。2、技术要求：1）设计一个数字钟

2、。要求用六位数码管显示时间，格式为00：00：00。2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。3）有译码、七段数码显示功能，能显示时、分、秒计时的结果。4）设计提供连续触发脉冲的脉冲信号发生器，5）具有校时单元、闹钟单元和整点报时单元。6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、 年 月 日，布置课设具体实施计划与课程设计报告格式的要求说明

3、。2、 年 月 日至 年 月 日，方案选择和电路设计。3、 年 月 日至 年 月 日，电路调试和设计说明书撰写。4、 年 月 日，上交课程设计成果及报告，同时进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录目录3摘要4多功能数字钟的设计与实现51 设计功能要求52 系统原理框图63 方案设计与论证74 电路模块分析74.2 译码显示单元电路104.3 校时电路134.4 整点报时电路144.5 定时闹钟电路144.6 555振荡器164.7 分频器电路175 仿真及调试185.1 总体仿真图185.2 各功能仿真调试195.2.2 定时闹钟电路仿真调试205.3

4、仿真时出现的问题226 电路的安装与调试227 结果分析与小结237.1结果分析237.2 设计小结23参考文献25元件清单26摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。数字电子钟有以下几部分组成：振荡器，分频器

5、，60进制的秒、分计时器和24进制计时计数器，秒、分、时的译码显示部分及校正电路等。关键词：数字钟、振荡器、计数器、译码驱动1 数字钟设计功能及方案论证基本功能：1）设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。3）有译码、七段数码显示功能，能显示时、分、秒计时的结果。扩展功能：1）设计提供连续触发脉冲的脉冲信号发生器，2）具有校时单元、闹钟单元和整点报时单元。方案论证：方案一：用逻辑门电路直接搭接数字钟电路，此方案所需元件众多，频率稳定性差，电路复杂，所以不采用此方案。

6、方案二：用计数器74LS90以及译码器74LS48等芯片组成电路，用555振荡器及分频器产生1Hz信号供计数器技术，较之第一种方案容易实现。方案三：用单片机实现计数及显示等，这种方案简单明了，电路简单只需要写好程序就可以，容易达到任务要求。但单片机对个人能力要求较高，鉴于还没有学习单片机方面知识，所以不使用第三种方案。综上，决定采用第二种方案。2 设计原理及框图1） 计数器电路：计数器电路由秒计数器、分计数器及时计数器构成。根据设计要求，其中，时计数器为24进制，分计数器及秒计数器为60进制计数器。2） 译码显示电路：由74LS48芯片组成的译码电路将计数器输出的8421BCD码转化为数码管所

7、需的逻辑状态，并为保证数码管正常工作提供足够工作电流。3） 整点报时电路：在数字钟电路出现整点时，数字钟会自动报时，其工作方式是发出连续的音频声波，复杂一些的可以是实时语音或音乐提示。4） 定时闹钟电路：要求可以设定一个指定的时间，是数字钟在指定时刻发出信号，使蜂鸣器“闹时”。5） 555振荡器电路：石英晶体振荡器电路给数字钟提供一个频率稳定的32768Hz的方波信号，可保证数字钟的走时准确及稳定。 6） 分频器电路：分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。数字钟原理框图如下：图1.1 数字钟原理框图3 电路模块分析3.1计数器电路计数器电路我选

8、择的是74LS90芯片。74LS90计数器是一种中规模二-五-十进制异步计数器，管脚图如图。R01、R02是计数器置0端，同时为1有效；R91和R92为置9端，同时为1时有效；若用A输入，QA输出，为二进制计数器；如B为输入，QB-QD可输出五进制计数器；将QA与B相连，A做为输入端，QA-QD输出十进制计数器；若QD与A输入端相连，B为输入端，电路为二-五混合进制计数器。图3.1 74LS90管脚图表3.1 74LS90功能表3.1.1 60进制计数器设计时，U18为十进制计数器，U17为六进制计数器，由74LS90D的功能原理可知，当QA计数两次，QB,QC开始计数，由于计数器为异步计数器

9、，则当计数器达到60时，计数器立刻清零并向高位进一，达到了本实验60进制的计数功能。图3.2 60进制计数器3.1.2 24进制计数器设计时原理同60进制，U13为二进制计数器，U14为十进制计数器，由74LS90D的功能原理可知，当QA计数两次，QB,QC开始计数，由于计数器为异步计数器，则当计数器达到24时，计数器立刻清零并向高位进一，达到了24进制的计数功能。图3.3 24进制计数器3.1.3计数器总电路如图3.4为数字钟的时间计数单元的电路连接图。图3.4 计数单元电路连接图3.2 译码显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱

10、动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段显示数码管。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。3.2.1 74LS48译码器74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。由74LS48和LED七段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段

11、译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号。74LS48的管脚如图3.5。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用.图3.5 74LS48管脚图表3.2 74LS48功能表3.2.2 数码管显示器LG5011AH数码管使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动，其中每一笔划都是对应一个字母表示，DP是小数点“.”。LED数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数位。

12、LG5011AH管脚功能图如图3.6所示。图3.6 LG5011AH管脚图图3.7 七段数码管内外结构图3.2.3 译码显示电路译码显示电路由共阴极译码器74LS48和七段数码管LED组成，其连接图如图3.2.3所示。图3.8 译码显示电路连接图3.3 校时电路当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应当具有校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数，所以，必须要有两个控制开关分别控制分个位和十个位的脉冲信号。在校时时，应截断分个位或者时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。还

13、可以加入小电容防止计数抖动。图3.9为校“时”、校“分”电路。图3.9 校时电路图3.4 整点报时电路根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。我选择了蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。在59分50秒时，蜂鸣器接高电平开始工作，直到到达整点停止

14、。整点报时电路如图3.10所示。图3.10 整点报时电路3.5 定时闹钟电路定时闹钟电路需要在某个设定的时刻发出信号，或驱动音响电路“闹时”。无论是什么要求，时间都必须准确，即信号的开始时刻与持续时间必须满足规定的要求。在本数字钟设计中，选用了四片74LS85三位比较器实现。其中74LS85比较器的管脚图与真值表如下：图3.11 74LS85管脚图表3.3 74LS85比较器功能表令74LS85比较器的一对输入接小时和分钟时计数器的输出，另外一对接四位拨码开关，当小时和分钟计数器的输出与拨码开关的值完全相等时，四片比较器输出都为高电平，经四输入与非门后输出到蜂鸣器，在一分钟内蜂鸣器导通，例如，

15、拨码开关依次为0000,0110,0011,0000,此时表示为6点30分，当计数器的输出也为6点30分时，蜂鸣器导通。定时闹钟电路图如下：图3.12 定时闹钟电路3.6 555振荡器多谐振荡器是一种能产生矩形波的自激振荡器，也称方波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。而在此次设计中，用555芯片构成的多谐振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号，震荡频率的精度与稳定度决定了整个数字钟的质量，图

16、是采用集成555定时器与RC组成T=1ms的多谐振荡器，其输出的脉冲频率为f=1kHZ。表3.4 555触发器状态表图3.13 多谐振荡器及其输出波形图3.7 分频器电路分频器电路的工作目的主要有两个：第一，产生标准的秒脉冲。第二，是提供电路工作所需要的信号，比如校时电路中用到的10HZ，就是为了校时方便而设计。选择计数器作为分频器，计数器有很多元件可以选择，但是要合理充分的利用，选择3片中规模集成计数器74LS90可以完成上诉功能。因为555定时器产生1KHZ的信号，第一片的QA输出100HZ，第二片的QD输出10HZ，第三片输出1HZ。经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲

17、。图3.14 分频器部分电路图将振荡器与分频器电路连接起来，便可得到整个产生1HZ脉冲的发生电路。图3.15 整个脉冲发生电路4 仿真及调试4.1 总体仿真图仿真开始后，秒电路部分开始以1s为周期开始从059递增，并向分电路部分进位，同时秒电路清零，分电路同理递增，向时电路进位的同时分电路清零，时电路由023递增，随后整个电路清零重新计数，完成数字钟的基本计数功能。整体电路仿真图如下：图4.1 多功能数字钟整体电路仿真图4.2 各功能仿真调试4.2.1 校时电路仿真调试当数字钟时间不准确时，则需要手动调整时间。如下图所示，单刀双掷开关J2J1分别对应着时钟与分钟部分。当开关掷向上方时，数字钟正

18、常工作；当J1掷向下方时，则分钟部分开始以1s为周期开始递增，当J2掷向下方时，时钟部分则开始以1s为周期开始递增。秒钟部分则由J7控制，当开关闭合时秒钟以1s为周期递增；当开关闭合时，秒钟则停止走动。调整时拨动开关，当调整到正确时间后将开关拨回即可。图4.2 校时电路仿真图4.2.2 定时闹钟电路仿真调试将开关拨至如下图状态，即01:25时，开始仿真。图4.3 闹钟开关状态当闹钟电路未运行到01:25时，指示灯不亮，即闹钟未响，此时状态如下：图4.4 闹钟未响时电路状态图当电路到达01:25时，在此一分钟内，指示灯亮，蜂鸣器响，一分钟后恢复初始状态。在此时间内电路状态如下：图4.5 闹钟响起

19、时电路状态图4.2.3 整点报时电路仿真调试当数字钟距离整点还有10秒以上时间时，指示灯不亮，蜂鸣器不响，此时电路状态如下图所示：图4.6 蜂鸣器未响时电路状态图当数字钟距离整点差10秒以内时间时，指示灯亮起，蜂鸣器响，持续10秒时间后停止，在此时间内电路状态如下图所示：图4.7 整点报时时电路状态图4.3 仿真时出现的问题一开始定时闹钟电路使用拨码开关时，闹钟不能在指定时刻响起。用探针测试后发现拨码开关并没有起作用，于是换成单刀单掷开关，闹钟正常工作。一直无法使蜂鸣器发出声音，不能实现闹钟与整点报时提醒功能。于是在蜂鸣器那里接上一个指示灯，指示亮即表示蜂鸣器响。振荡器与分频电路的电路搭建完成

20、后，发现显示数字的频率过大，数字跳动过快，经检查发现振荡器的电阻不合适，经计算调节滑变后，便可得到正确频率。5 电路的安装与调试按照图5.1.1所示的数字钟电路图，先将秒个位、秒十位、分个位、分十位、时个位、时十位分级焊接，级联后再进行整体计时电路的调试，若此电路能够进行正常计数，那么一个完整的计时电路就出来了。最后分别将定时闹钟电路、整点报时电路及校时电路等分别安装，经调试没有出现问题，再将它们与计时电路连接。最后进行整体电路（即数字钟）的调试。总的来说，此次电路图较为复杂，焊接时总会不可避免的出现一些问题。首先由于元器件太多，板子有些焊不下，我放弃了占较大板块的定时闹钟电路，着重于计数器电

21、路与其他拓展模块。其次在测试校准电路时发现拨动一次脉冲开关，计数器并不能准确加1，有时会出现加2的现象。究其原因发现仅仅由开关构成的校准电路有抖动现象，使得计数器计时不准确，解决办法是可以在校时电路中加入0.01uf的小电容防止抖动发生。实物电路的正面器件图如下：图5.1 器件图实物电路的反面焊接图如下：图5.2 焊接图6 结果分析与小结6.1结果分析通过电路仿真与实物调试，可以表明此次设计的电路可以达到以下要求：1） 在秒脉冲的作用下，电路开始计数，且时电路为24进制，分、秒电路为60进制，计数功能符合设计要求。2） 在显示时钟时间时，拨动时钟调时、调分按钮开关时，时、分均可以调节，校时功能

22、符合设计要。3） 通过开关来调节所需要的时间，当时钟到达定时时刻时，蜂鸣器响起，指示灯发亮，闹钟时长为1分钟。闹钟功能符合设计要求。4） 在每一个小时时刻，当时钟到达59分50秒时，电路发出整点报时信号，持续10秒钟后，报时停止。整点报时功能符合设计要求综上所述，此次的设计电路能达到预期要求，设计成功。6.2 设计小结在此次的多功能数字钟设计过程中，我更进一步地熟悉了一些常用芯片的结构并且掌握了这些芯片的工作原理和具体的使用方法。这学期数电实验的考试就是做的数字钟，所以在计数模块方面更加熟悉，虽然在方案论证时接触到了许多其他的设计思路，但即使原理不一样，电路不同，依然可以实现同样的功能。因此在选择不同的方案时，我们应该找到最简单，最经济，最实用的电路。每次的课程设计，都觉得是在让我们充分利用所学过的理论知识还有自己的想象的能力，检验一个学期来的学习成果，另外还有学习查找资料的方法，以及提高自己处理问题，分析具体情况的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，而不是为了应付一下考试。通过这次课程设计，我加深了理论知识的理解。在这次的设计电路中我用到了计数器、译码器、分频器、多谐振荡器等，通过自己分析和设计更好