第4章组合逻辑电路1

1、1第四章第四章 组合逻辑电路组合逻辑电路 4.1概述概述 4.2组合电路的分析方法和设计方法组合电路的分析方法和设计方法 4.3若干常用的组合逻辑电路若干常用的组合逻辑电路 （用集成译码器、数据选择器实现组（用集成译码器、数据选择器实现组 合电合电路的设计）路的设计） 4.4组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象2结构特点：结构特点：组合逻辑电路仅仅由门电路组成，电路中无记组合逻辑电路仅仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。忆元件，输入与输出之间无反馈。 时序逻辑电路电路中有记忆元件，输入与输出时序逻辑电路电路中有记忆元件，输入与输出之间有反馈。之间有反馈。

2、4.1 概述概述数字电路按其完成逻辑功能的不同特点，可划分为组合逻数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。辑电路和时序逻辑电路两大类。一、一、组合逻辑电路组合逻辑电路特点特点组合逻辑电路（组合逻辑电路（功能特点功能特点）：）：该电路在任一时刻输出的该电路在任一时刻输出的稳定状态，仅取决于该时刻的输入信号，而稳定状态，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。与输入信号作用前电路所处的状态无关。时序逻辑电路（时序逻辑电路（功能特点功能特点）：）：任一时刻的输出信号不但任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路取决于当时

3、的输入信号，而且还取决于电路原来所处的状态。原来所处的状态。3BA ICBAS BACBACIO ICBA 输出信号输出信号S、CO仅仅与输入信号有关系仅仅与输入信号有关系。例如例如：ABCIIC)BA( )BAC)BA(I BA 4 二、组合逻辑电路逻辑功能的描述：二、组合逻辑电路逻辑功能的描述： 真值表、逻辑函数式、逻辑图、卡诺图真值表、逻辑函数式、逻辑图、卡诺图 如上例：逻辑函数式、逻辑图如上例：逻辑函数式、逻辑图 见上页见上页真值表真值表卡诺图卡诺图ABCISCO0000000110010100110110010101011100111111 BCI A0001111000 010 0

4、1110 01 10 0 BCI A0001111000 001 10101 11 11 1SCO功能功能全加器全加器5向量函数形式：向量函数形式： Y=F(A)a ,a ,a(fY)a ,a ,a(fY)a ,a ,a(fYnmmnn2121222111 组合逻辑组合逻辑电路电路a1any1ym对于多输入多输出的逻辑函数的一般形式，如：对于多输入多输出的逻辑函数的一般形式，如：组合电路研究的内容：组合电路研究的内容：分析、设计分析、设计给定逻给定逻辑图辑图得到逻得到逻辑功能辑功能分析分析 给定逻给定逻辑功能辑功能画出画出 逻辑图逻辑图设计设计64.2 组合逻辑电路的分析方法和设计方法组合逻辑

5、电路的分析方法和设计方法 分析组合逻辑电路分析组合逻辑电路,一般是根据已知的逻辑电路一般是根据已知的逻辑电路,找出其逻找出其逻辑函数表达式辑函数表达式,或写出其真值表或写出其真值表,从而了解其电路的逻辑功能从而了解其电路的逻辑功能 有时分析的目的在于检验所设计的逻辑电路是否能实现预有时分析的目的在于检验所设计的逻辑电路是否能实现预定的逻辑功能。定的逻辑功能。分析过程一般包含分析过程一般包含4个步骤个步骤：4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法电路电路电路的逻辑功能电路的逻辑功能(真值表真值表)7例例1：分析下图的逻辑功能。分析下图的逻辑功能。 =1011F=A=0101F=B

6、选通电路选通电路M=1时，时，F=AM=0时，时，F=B)BM()MA(F BMMA AB二选一电路二选一电路8 分析组合逻辑电路的一般步骤：分析组合逻辑电路的一般步骤：用文字或符号标出各个门的输入或输出。用文字或符号标出各个门的输入或输出。从输入端到输出端逐级写出输出函数对输入变量的逻辑从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。到以输入变量表示的输出逻辑函数表达式。用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或用逻辑代数或卡诺图化简或变换各逻辑函数表达

7、式，或列列 出真值表。出真值表。根据真值表或逻辑函数表达式确定电路的逻辑功能。根据真值表或逻辑函数表达式确定电路的逻辑功能。9例例2：试分析如下图电路的逻辑功能。试分析如下图电路的逻辑功能。 .写出逻辑函数表达式写出逻辑函数表达式DBADCDBADCY)()(2)()()(ADCBDCCBDADCBDCCBDY1)()(BDCDBDCDY010.画出逻辑真值表画出逻辑真值表：总结逻辑功能：总结逻辑功能： 可以看出，当可以看出，当DCBA表示的二表示的二进制数小于或等于进制数小于或等于5时时Yo为为1，这个二进制数大于这个二进制数大于5且小于且小于11时时Y1为为1，当这个二进制数大，当这个二进

8、制数大于或等于于或等于11时时Y2为为1。因此，因此，这个逻辑电路可以用来这个逻辑电路可以用来判别输入的判别输入的4位二进制数数值位二进制数数值的范围。的范围。DBADCY 2ADCBDCCBDY 1BDCDY 0114.2.2、组合逻辑电路的设计方法：、组合逻辑电路的设计方法： 根据给出的实际逻辑问题，求出实现这一逻辑功能的根据给出的实际逻辑问题，求出实现这一逻辑功能的最简最简单逻辑电路单逻辑电路。设计步骤如下：。设计步骤如下：1.进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。首先分析所给实际逻辑问题的因果关系，将引起事件的原因定

9、首先分析所给实际逻辑问题的因果关系，将引起事件的原因定为输入变量，所产生的结果作为输出函数，然后定义逻辑状态为输入变量，所产生的结果作为输出函数，然后定义逻辑状态的含义，再分别以的含义，再分别以0和和1给以逻辑赋值，画出真值表。给以逻辑赋值，画出真值表。2.根据真值表可写出输出逻辑函数的根据真值表可写出输出逻辑函数的“与或与或”表达式。表达式。3.将输出逻辑函数表达式进行化简或变换。将输出逻辑函数表达式进行化简或变换。4.根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。5.选定器件（门、选定器件（门、PLD ）、版图工艺设计。）、版图工艺

10、设计。 包括设计机箱、面板、包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。电源、显示电路、控制开关等等。最后还必须完成组装、测试。基本基本步骤步骤公式法、图形法公式法、图形法12 ABCABCCABBCAY 例例1 1 ：设计设计 三人表决电路，结果按三人表决电路，结果按“少数服从多数少数服从多数”的原则决定的原则决定（3）化简）化简:（2 2）由真值表写出逻辑表达式）由真值表写出逻辑表达式ABCY000001010011100101110111 BC A0001111000 001 10101 11 11 1YACBCABY解：（解：（1）列真值表：）列真值表：

11、（4 4）画出逻辑图。）画出逻辑图。0001011113画出逻辑图画出逻辑图用与非门实现：用与非门实现：将表达式转换成与非将表达式转换成与非与非表达式与非表达式 ACBCABY )ACBCAB( )AC()BC()AB( 用与或非门实现：用与或非门实现： BC A0001111000 001 10101 11 11 1C ACBB AY )C ACBB A(Y 解解：设红、绿、黄灯分别用设红、绿、黄灯分别用A、B、C表示，且灯亮为表示，且灯亮为1，灯灭为，灯灭为0。 结果用结果用Z表示，出故障表示，出故障Z=1，正常，正常Z=0。例例2：设计一个监视交通信号灯工作状态的电路。正常工作状态：设计

12、一个监视交通信号灯工作状态的电路。正常工作状态下，红、绿、黄灯必须有一盏、而且只允许有一盏灯点亮。下，红、绿、黄灯必须有一盏、而且只允许有一盏灯点亮。ABCZ00010010010001111000101111011111真值表真值表 BC A0001111001 101 10101 11 11 1卡诺图卡诺图表达式表达式ACBCABCB AZ 逻辑图逻辑图)(ACBCABCBAZ 与非与非表达式与非与非表达式ACBCABCBAZ )()()()(ACBCABCBA 与或非表达式与或非表达式 BC A0001111001 101 10101 11 11 1CABBCACBAZ )(CABBCA

13、CBAZ ABCABC164.3 若干常用的组合逻辑电路若干常用的组合逻辑电路4.3.1 4.3.1 编码器编码器 二进制编码二进制编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。 编码器编码器能够实现编码功能的逻辑电路称为编码器。能够实现编码功能的逻辑电路称为编码器。 2 2个信号个信号 用用1 1位二进制信号进行编码位二进制信号进行编码 4 4个信号个信号用用2 2位二进制信号进行编码位二进制信号进行编码 8 8个信号个信号用用3 3位二进制信号进行编码位二进制信号进行编码 一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位二进制数编码。位二

14、进制数编码。N和和n之间满足下列关系之间满足下列关系: 2 2n nN N 编码器、译码器、数据选择器、数值比较器、加法器等等编码器、译码器、数据选择器、数值比较器、加法器等等17N=2n n 位二进制普通编码器位二进制普通编码器N=10 二二-十进制普通编码器十进制普通编码器编编码码器器普通普通编码器编码器优先优先编码器编码器任何时刻只允许输入一个编码信号任何时刻只允许输入一个编码信号任何时刻可输入多个编码信号，但任何时刻可输入多个编码信号，但编码器只对其中优先级别最高的信编码器只对其中优先级别最高的信号进行编码。号进行编码。N=2n n 位二进制优先编码器位二进制优先编码器N=10 二二-

15、十进制优先编码器十进制优先编码器18一、普通编码器一、普通编码器 2位二进制普通编码器：位二进制普通编码器： 4个输入，个输入，2个输出个输出可列出真值表：可列出真值表：I0I1I2I3Y1Y010000100001000010000001101010110011110011010101111001101111011110 00 11 01 1 I0I1I2I3Y0Y1编编码码器器19 I2I3I0I100011110001101011 100 I2I3I0I100011110001001111 100Y1=I2+I3Y0=I1+I3电路图：电路图：I0I1I2I3Y1Y01000010000

16、1000010 00 11 01 1I3I2I1Y0Y1I020任何时刻只允许输入一个信号：任何时刻只允许输入一个信号：变量互相排斥的逻辑函数变量互相排斥的逻辑函数变量互相排斥的逻辑函数真值表可以简化。变量互相排斥的逻辑函数真值表可以简化。I0I1I2I3Y1Y01000000100010010100001110000.1111输入输入Y1Y0I000I101I210I311Y1=I2+I3Y1=I2+I3Y0=I1+I3Y0=I1+I3 3 3位二进制编码器有位二进制编码器有8 8个输入端，个输入端，3 3个输出端，所以常称为个输出端，所以常称为8 8线线3 3线编码器。线编码器。3 3位二

17、进制编码器位二进制编码器真值表：（输入为高电平有效）真值表：（输入为高电平有效）1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输输 入入编编 码码 输输 出出Y1Y0Y2I6I3I7I2I0I4I1I5I0I1I2I3Y0Y2编编码码器器I4I5I6I7Y122简化真值表：简化真值表：Y2Y1Y0I0I1I2I3I4I5I6

18、I776542IIIIY 76321IIIIY 75310IIIIY 表达式表达式电路图电路图0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I3I2I1I6I5I4I7Y2Y0Y1允许同时输入两个以上信号，不过在设计优先编码器时，允许同时输入两个以上信号，不过在设计优先编码器时，事先要对输入信号按优先顺序排队，当几个信号同时输入时，事先要对输入信号按优先顺序排队，当几个信号同时输入时，只对其中优先权最高的一个进行编码。只对其中优先权最高的一个进行编码。二优先编码器二优先编码器输入信号：输入信号：I3、I2、I1、I0优先级别：高优先级别：高 低低输入信号高电平

19、有效输入信号高电平有效可列出真值表：可列出真值表：I0I1I2I3Y1Y01101001000写出表达式写出表达式:232331IIIIIY 12312330IIIIIIIY 4线线-2线优先编码器：线优先编码器：1 11 00 10 0画出电路图：画出电路图：I3I2Y1I1Y0I0I1I2I3Y1Y0111101010001100000输入信号低电平有效输入信号低电平有效输入信号高电平有效输入信号高电平有效I0I1 I2 I3 Y1 Y0 000010101110011111I3I2Y1I1Y0258个输入个输入I0I7，3个输出个输出Y2、Y1、Y0，输入高电平有效。，输入高电平有效。输

20、入信号以输入信号以I7的优先权最高，的优先权最高，I0的优先权最低。的优先权最低。4567IIII 245345671IIIIIIIIY 12463465670IIIIIIIIIIY 电路图电路图：用与、或门实现：用与、或门实现（略）略）8线线3线优先编码器线优先编码器45675676772IIIIIIIIIIY 0000 0000000问题问题若输入低电平有效若输入低电平有效)(45672IIIIY )(245345671IIIIIIIIY )(12463465670IIIIIIIIIIY 电路图：电路图：用三个与或非门实现。用三个与或非门实现。1111111111176543210IIII

21、IIII012YYY276421643567054234567145672)()()(SIIIIIIIIIIYSIIIIIIIIYSIIIIY 选通信号选通信号)(245345671IIIIIIIIY )(12463465670IIIIIIIIIIY )(45672IIIIY 加选通信号加选通信号SS = 0时电路工作时电路工作S =1时电路不工作时电路不工作加选通输出端构成加选通输出端构成集成集成8线线优线线优先编码器先编码器集成集成8线线线线优先编码器：优先编码器：74HC148S选通输入选通输入控制端：控制端：SY选通输选通输出端：出端：EXY扩展端：扩展端：附附加加输输出出信信号号29

22、)(SYYSEX SYEXYS选通输入控制端选通输入控制端：选通输出端选通输出端：扩展端扩展端：1 S0 S时，电路工作时，电路工作时，电路不工作时，电路不工作111012 YYY0 SY0 EXY时，电路工作，时，电路工作，有有编码信号输入。编码信号输入。扩展电路功能：扩展电路功能：G门、门、G门、门、G门组成控制电路。门组成控制电路。时，电路工作，但时，电路工作，但无无编码信号输入编码信号输入111012 YYY1 SY时电路不工作或电路工作且时电路不工作或电路工作且有有编码信号输入编码信号输入1 EXY时电路不工作或工作时电路不工作或工作无无编码信号输入。编码信号输入。3074HC148

23、的真值表：的真值表：不工作不工作工作、无编码工作、无编码工工作、作、有有编编码码012YYY76543210IIIIIIIISEXSYY3174HC148集成电路集成电路图形符号图形符号01234567IIIIIIII74LS148集成电路集成电路外引线排列外引线排列74LS1481 2 3 4 5 6 7 816 15 14 13 12 11 10 9GNDVCC127654YYSIIII00123YIIIIYYEXS32二十进制编码器：二十进制编码器：74LS147的功能表的功能表把把I1I9的十个状态分别编成十个的十个状态分别编成十个BCD码。其中码。其中I9的优先的优先权最高，权最高，

24、I1的优先权最低。（的优先权最低。（I0隐藏）隐藏）I0编码编码0123YYYY987654321IIIIIIIII33)(98642198643986598790IIIIIIIIIIIIIIIIIIIY )(98542985439869871IIIIIIIIIIIIIIIIY )(9849859869872IIIIIIIIIIIIY )(983IIY 逻辑表达式：逻辑表达式：34二十进制二十进制优先编码器优先编码器74LS147的的逻辑图逻辑图354.3.2 译码器译码器（解码器）（解码器） 译码器的逻辑功能是将每个输入的二进制代码按其原译码器的逻辑功能是将每个输入的二进制代码按其原意译成对

25、应的输出高、低电平信号。译码是编码的逆过程。意译成对应的输出高、低电平信号。译码是编码的逆过程。常用的译码器电路常用的译码器电路二进制译码器二进制译码器二二 十进制译码器十进制译码器显示译码器显示译码器一、二进制译码器：一、二进制译码器：2位二进制译码器位二进制译码器（2线线4线译码器）线译码器）A0A1Y0Y1译译码码器器Y2Y336A1A0Y3Y2Y1Y00000010100101001001110000010mAAY 1011mAAY 2012mAAY 3013mAAY iimY A1A0Y0Y1Y2Y337若用与非门实现，则输出为若用与非门实现，则输出为)(0010mAAY )(101

26、1mAAY )(2012mAAY )(3013mAAY iimY S=1时电路工作时电路工作S=0时电路不工作，输出全时电路不工作，输出全1。再加上控制端再加上控制端S，SA1A00Y1Y2Y3Y38位二进制译码器（线线译码器）位二进制译码器（线线译码器）00120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAYiimY 可以用可以用8个与门实现，也可以用二极管与门阵列实现。个与门实现，也可以用二极管与门阵列实现。输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00

27、00000000010010000001001000000100011000010001000001000010100100000110010000001111000000039采用二极管与门阵列构成的位二进制译码器采用二极管与门阵列构成的位二进制译码器通常只在一些大规模集成电路内部采用这种结构。通常只在一些大规模集成电路内部采用这种结构。Y=AB00120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAY 40用与门实现：用与门实现：00120mAAAY 10121mAAAY 2

28、0122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAY S=1时电路工作时电路工作S=0时电路不工作时电路不工作输出全输出全0。加控制端加控制端S，S41集成译码器实例：集成译码器实例：74HC138(与非门实现与非门实现)与非门实现低电平输出与非门实现低电平输出附加控制端附加控制端时时0, 0, 1321 SSSS=1，电路工作，电路工作，其他时候其他时候S=0，电路不工作。，电路不工作。4274HC138的功能表：的功能表：输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX11111111100

29、0011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY4374HC138集成电路集成电路图形符号图形符号76543210YYYYYYYY74LS（HC）138集成电路集成电路外引线排列外引线排列0Y 1S3S 2S 74LS1381 2 3 4 5 6 7 816 15 14 13 12 11 10 9GNDVCCA0A1A21Y 2Y 3Y 4Y 5Y 6Y 7Y 74HC13844二、用译码器设计组合逻

30、辑函数二、用译码器设计组合逻辑函数译码器的逻辑功能：译码器的逻辑功能：iimY )(iimY 任何逻辑函数都可以展开成最小项之和的形式，任何逻辑函数都可以展开成最小项之和的形式，也可变化为与非与非表达式，而二进制译码器的输也可变化为与非与非表达式，而二进制译码器的输出端提供了输入变量的全部最小项，所以，我们可出端提供了输入变量的全部最小项，所以，我们可以利用以利用n位二进制译码器和附加的门电路将这些最小位二进制译码器和附加的门电路将这些最小项适当的组合起来，产生任何形式的项适当的组合起来，产生任何形式的n变量组合逻辑变量组合逻辑函数。函数。45例例1：试利用试利用3线线8线译码器产生线译码器产

31、生一组多输出逻辑函数一组多输出逻辑函数 P187解：解：电路工作时，电路工作时，3线线8线译码线译码器各输出端的函数式为：器各输出端的函数式为：iimY 让让74HC138中的中的A2=A，A1=B，A0=C，则，则A2A1A0与与ABC的对应最小项相等。的对应最小项相等。所以，（所以，（1）、）、 把逻辑函数变换成最小项之和的形式把逻辑函数变换成最小项之和的形式 （2）、把最小项之和的形式变换成与非与非表达式）、把最小项之和的形式变换成与非与非表达式 （3）、用）、用74HC138和与非门实现。和与非门实现。ABCCBBCAZCABBAZCBABCZCABBCAACZ432146ABCCBB

32、CAZCABBAZCBABCZCABBCAACZ4321)(),()(),()(),()(),(74204532373126543174205327316543mmmmmZmmmmZmmmmZmmmmmZ将将Z1Z4化为最小项之和的形式：化为最小项之和的形式：CBABCACBACABZ 1CBAABCBCAZ 2CBABCACBAZ 3ABCCBACBACBAZ 4经转换得：经转换得：47CBA电路图：电路图：74LS138A2A1A0S1S2S376543210YYYYYYYY10742045323731265431)()()()(mmmmZmmmZmmmZmmmmZ Z1Z4Z3Z248例

33、例2 2： 分析分析下图所示电路，写下图所示电路，写出输出函数出输出函数Z Z的逻辑函数式，的逻辑函数式，总结其逻辑功能。总结其逻辑功能。ACBCABZ 7653mmmmZ )(7653YYYYZ 解：解： 74LS138的逻辑功能：的逻辑功能：A2=A，A1=B，A0=C，iimY ABC100Z74LS138S1 S2 S3 A2 A1 A001234567YYYYYYYY012012012012AAAAAAAAAAAA ABCABCCABBCA ABCZ0000010100111001011101111111000 0)(7653mmmm 真值表：真值表：功能：多数表决电路。功能：多数表

34、决电路。 49补充：半加器，全加器，全减器补充：半加器，全加器，全减器1 1 0 11 0 0 1+举例：举例：A=1101, B=1001， 计算计算A+B。011010011加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是最低位两个数相加，不需考虑进位。最低位是最低位两个数相加，不需考虑进位。(3) 其余各位都是三个数相加，包括被加数、加数和低位来其余各位都是三个数相加，包括被加数、加数和低位来的进位。的进位。(4) 任何位相加都产生两个结果：本位和、向高位的进位。任何位相加都产生两个结果：本位和、向高位的进位。半加，用半加器实现半加，用半加器实现全加，用

35、全加器实现全加，用全加器实现50设：设：A-被加数；被加数；B-加数；加数；S-本位和；本位和；Co-进位。进位。真值表真值表:1.半加器：半加器：不考虑进位将两个一位二进制数不考虑进位将两个一位二进制数A和和B相加。相加。用与非门实现用与非门实现)()()(ABBAABBAABBAS用用5 5个与非门个与非门BBAAABBAABBAS)() (BABBAA)()(ABBABA)()(ABBABA用用4 4个与非门个与非门或者：或者：)( ABABC电路图（略）电路图（略）512. 全加器全加器：将两个：将两个1位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加ABCISCO0000

36、000110010100110110010101011100111111IIIIABCCABBCACBAS真值表真值表:IIIIOABCABCCABBCAC7421mmmm)(7421mmmm7653mmmm)(7653mmmm52CIBA74LS138A2A1A0S1S2S376543210YYYYYYYY10CO)(7421mmmmS)(7653mmmmCOS533. 全减器全减器：ABJISJO0000000111010110110110010101001100011111真值表真值表:设：设：A-被减数；被减数；B-减数；减数； JI-低位来的借位；低位来的借位； S-本位差；本位差；

37、 Jo-向高位的借向高位的借位。位。举例：举例：A=1101, B=111， 计算计算A-B。1 1 0 11 1 1-001111表达式，电路图（略）表达式，电路图（略）54三、二十进制译码器：三、二十进制译码器：将输入将输入BCD码的十个代码译成十个高、码的十个代码译成十个高、低电平输出信号。（低电平输出信号。（74HC42）9876543210YYYYYYYYYY55)()()()()(01239012320123101230iimYAAAAYAAAAYAAAAYAAAAY 56四、显示译码器四、显示译码器常用的数字显示器件有多种类型，按显示方式分有常用的数字显示器件有多种类型，按显示方

38、式分有字型重叠式、点阵式、字型重叠式、点阵式、分段式分段式等。等。按发光物质分，有半导体显示器，又称发光二极管按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显显示器、荧光显示器、液晶显示器、气体放电管显示器等。示器等。在数字系统中，常常需要将运算结果用人们习惯的十在数字系统中，常常需要将运算结果用人们习惯的十进制数字形式显示出来，这就要用到显示译码器。进制数字形式显示出来，这就要用到显示译码器。二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件常用的显示器件是常用的显示器件是七段字符显示器。七段字符显示器。571七段字符显示器七段字

39、符显示器七段字符显示器的工作原理：七段字符显示器的工作原理：a b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1bacdfgefabcdegDPCOMdcDPefCOMbag58 按内部连接方式不同，七段字符显示器分为按内部连接方式不同，七段字符显示器分为共阴极共阴极和和共阳极共阳极两种。两种。共阴极结构共阴极结构输入信号为高电平时输入信号为高电平时发光二极管亮。发光二极管亮。共阳极结构共阳极结构输入信号为低电平时输入信号为低电平时发光二极管亮。发光二极管亮。COMa bc defgDPa bc defgDPCOM592 2BCDBCD七段显

40、示译码器七段显示译码器 以以7448为例：七段显示译码器为例：七段显示译码器7448是一种与是一种与共阴极共阴极数字显示器配数字显示器配合使用的集成译码器。合使用的集成译码器。fabcdegDPCOMdcDPefCOMbag七段显示译码器输入七段显示译码器输入4位二进制数，位二进制数，输出输出abcdefg七位，七位， abcdefg送给送给共共阴极阴极数字显示器作为输入，使显示数字显示器作为输入，使显示器显示相对应的数字。器显示相对应的数字。60bacdfge61可以根据真值表画出卡诺图，得到函数表达式，画出可以根据真值表画出卡诺图，得到函数表达式，画出电路图。电路图。 A1A0A3A200

41、011110001 10 01 11 10101101101 100 0101100 0a的卡诺图的卡诺图可用与或非门实现。可用与或非门实现。02130123)(AAAAAAAAYa 62)()()()()()()(0121230112023012012012012012230120121302130123AAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcba63BCD七段七段显示译码器显示译码器7448的逻辑图的逻辑图几个功能扩展端几个功能扩展端灯灯测测试试输输入入: LT灭灭零零输输入入: RBI灭灭零零输输出出灭灭灯灯输输

42、入入/: / RBOBIYa Yg全部置为全部置为1时时0 LT时灭灯时灭灯0000:00123 AAAAIRB灭灭（输输入入）时时，数数码码管管熄熄0 BI输输出出低低电电平平时时，ORB00123 AAAA0RBI64657448的逻辑功能：的逻辑功能：（3）灭零。）灭零。当当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，才产生时，才产生0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的则译码器的ag输出全输出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端称为灭零输入端。（2）试灯。）试灯。当当L

43、T=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段全亮。，数码管七段全亮。由此可以检测显示器七个发光段的好坏。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端称为试灯输入端（1）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端可以作输入端，也可以作输出端 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显示器全灭。因此显示器全灭。因此BI称为称为灭灯输入端灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进

44、制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭又称为灭零输出端。零输出端。（4）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制码（的二进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。6674 48与七段显示器件的连接：与七段显示器件的连接：67例：利用例：利用 和和 的配合，实现多位显示系统的灭零控制的配合，实现多位显示系统的灭零控制 整数部分：最高位是整数部分：最高位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为

45、作为次高位的输入信号次高位的输入信号RBIRBO具有无效具有无效0消隐功能的多位数码显示系统消隐功能的多位数码显示系统; 如如00103.700RBORBORBIRBI0000001001 小数部分：最低位是小数部分：最低位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为作为次低位的输入信号次低位的输入信号684.3.3 4.3.3 数据选择器数据选择器一、一、 数据选择器的工作原理数据选择器的工作原理数据选择器数据选择器从多路输入数据中选择一路作为输出。从多路输入数据中选择一路作为输出。数据选择器示意图数据选择器示意图常用的有常用的有4选选1数据选择器数据选择器和和8选选1数据选择器数据选

46、择器。（74LS153, 74HC151,CC14539） (74LS151, 74HC151,74LS152,CC4512)Yn n位地址选择信号位地址选择信号D0数数据据输输出出D1D2n-1数数据据输输入入69例：例：4选选1数据选择器数据选择器输出逻辑表达式：输出逻辑表达式：输入输入4个个D0,D1,D2,D3，输出，输出1个个Y，需要，需要2个个数据选择控制端数据选择控制端A1,A0根据要求，可列出真值表根据要求，可列出真值表：（S为控制端，为控制端，S=1时工作）时工作）也经常把也经常把A1A0叫作地址输入端叫作地址输入端简化简化SA1A0Y0 0100101110111SA1A0

47、D3D2D1D0Y0100010011010101111001101111011110100101010D0D1D2D3SDAADAADAADAAY )(30101010012170逻辑图：逻辑图：D0123DDD控制端控制端数数据据输输入入端端地地址址输输入入端端SDAADAADAADAAY )(301010100121SA1A0Y71双双4选选1数据选择器数据选择器74LS15372输出逻辑式可写成：输出逻辑式可写成：A1A0D0SYD1D2D31537421LS74LS153外引线排列外引线排列74LS153图形符号图形符号iiDYm 11301010110011)(SDAADAADAA

48、DAAY 121122301010120012)(SDAADAADAADAAY 2221CCCC73 同样的道理我们可以做出同样的道理我们可以做出8选选1数据选择器数据选择器 输入输入8个：个：D0D1D2D3D4D5D6D7，输出，输出1个个Y，数据选择控制，数据选择控制端端3个：个：A2A1A0，使能端：，使能端：S。可列出真值表：。可列出真值表：SA2A1A0Y0 001000D01001D11010D21011D31100D41101D51110D61111D7S=1时时iiDYm 70126012501240123012201210120012DAAADAAADAAADAAADAAA

49、DAAADAAADAAAY)()()()()()()()(74集成数据选择器集成数据选择器74LS151（8选选1数据选择器）数据选择器）D1D2D0D3SD4D5D6D7YYA2A0A1S75D0D1D2D7D3D4D5D6A2A1A0Y74LS151S74LS151外引线排列外引线排列74LS151图形符号图形符号S=0时，时，S=1，逻辑表达式为：，逻辑表达式为：70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY 76集成数据选择器集成数据选择器74HC151（8选选1数据选择

50、器）数据选择器）0YWDYSiim 时时的的顺顺序序按按012AAA外引线排列外引线排列和和图形符号图形符号与与 74LS151相同相同77用一片双用一片双4选选1数据选择器数据选择器74HC153组成一个组成一个8选选1数据选择器。数据选择器。例例1：“4选选1”只有只有2位地址输入位地址输入“8选选1”的的8个数据需要个数据需要3位地址代位地址代码码位位地地址址输输入入端端作作为为第第利利用用3SA A2 2=0=0时，时，S S1 1=0=0，第一片工作，第一片工作 S S2 2=1=1，第二片不工作。，第二片不工作。 A A2 2=1=1时，时，S S1 1=1=1，第一片不工作，第一

51、片不工作 S S2 2=0=0，第二片工作。，第二片工作。 78例例2：用两片用两片74HC151组成组成 “16选选1”数据选择器数据选择器A3A2A1A0Y0000D00001D10010D20011D30100D40101D50110D60111D7A3A2A1A0Y1000D81001D91010D101011D111100D121101D131110D141111D1579YY 74151(2)D01D2D3D4D5D6D7DS0A1A2A0D1DD2D34D5D6D7DS0A1AA2Y74151(1)YYD12435DD2A3D0DDD13DD2D DDD1411819101DDA

52、615DA A70Y 用两片用两片74HC151组成组成 “16选选1”数据选择器数据选择器80二、用数据选择器实现逻辑函数二、用数据选择器实现逻辑函数从从4选选1数据选择器和数据选择器和8选选1数据选择器的表达式可看出，输出数据选择器的表达式可看出，输出与输入之间的逻辑关系可概括为：与输入之间的逻辑关系可概括为：4选选1数据选择器数据选择器8选选1数据选择器数据选择器iiDYm 即数据选择器包含了数据控制端（地址输入端）的所有即数据选择器包含了数据控制端（地址输入端）的所有最小项，所以，最小项，所以，可以在数据选择器的输出端产生任何形式的可以在数据选择器的输出端产生任何形式的n变量、变量、n

53、+1变量的逻辑函数。变量的逻辑函数。注意：注意：A2、A1、A0的排列顺序。的排列顺序。)()()()(013012011010AADAADAADAADY 70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY 81例例1:1: 试用试用4选选1数据选择器数据选择器74LS153实现逻辑函数实现逻辑函数33221100DmDmDmDm Z的表达式：的表达式：21mmZ 让让A1=A，A0=B，比较，比较Y与与Z01103210 mmmm让让D0=0，D1=1，D2=1，D3=0， 则：则：Y=Z。画出电路图：画出电路图：解解:当当S=0时时,4选选1数选器的逻辑函数式为数选器的逻辑函数式为: BABAZ ABZ101A1A0D0D1D2D3SY74153210)()()()(01301201101