数字逻辑设计2学习教案

1、会计学1数字数字(shz)逻辑设计逻辑设计2第一页，共39页。2思考：利用思考：利用(lyng)低位的进位控制高位的时钟行不行？低位的进位控制高位的时钟行不行？计数计数(j sh)输出顺序有错，但模未输出顺序有错，但模未改变改变如何让计数如何让计数(j sh)输出输出顺序正确？顺序正确？第2页/共39页第二页，共39页。3串行级联方式串行级联方式(fngsh)第3页/共39页第三页，共39页。4第4页/共39页第四页，共39页。5模模mm计数器（计数器（ m 2m 2n n）先进行先进行(jnxng)级联，再整体置零或预置数级联，再整体置零或预置数例：用例：用74x163构造模构造模193计数

2、器计数器 两片两片163级联得级联得8位二进制计数器（位二进制计数器（0255） 采用整体清零法，采用整体清零法，0192若若 m m 可以分解可以分解(fnji)(fnji)：m = m1m = m1m2m2分别实现分别实现m1m1和和m2m2，再级联，再级联 采用采用(ciyng)整体预置数法，整体预置数法，63255 25619363第5页/共39页第五页，共39页。6ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自动如何控制地址端自动轮流选择输出轮流选择输出Y0Y7 计数器的应用计

3、数器的应用(yngyng)第6页/共39页第六页，共39页。7若在一次状态转移中有若在一次状态转移中有2 2位或多位计数位同时位或多位计数位同时(tngsh)(tngsh)变变化，化，译码器输出端可能会产生译码器输出端可能会产生“尖峰脉冲尖峰脉冲” ” 功能性冒险功能性冒险01234567012Function hazard第7页/共39页第七页，共39页。8 CLK 8 8位寄存器位寄存器改进：消除改进：消除(xioch)“毛刺毛刺”第8页/共39页第八页，共39页。9S0/1S1/0S2/1S3/0S4/1S5/0S6/1S7/1MOOREMOORE机机8 8个状态个状态(zhungt(z

4、hungti)i)计数器计数器+ +组合电路组合电路第9页/共39页第九页，共39页。10计数器计数器+ +组合组合(zh)(zh)电路电路第10页/共39页第十页，共39页。11需要需要(xyo)多少个状态？多少个状态？第11页/共39页第十一页，共39页。第12页/共39页第十二页，共39页。计数器的应用计数器的应用(yngyng)第13页/共39页第十三页，共39页。第14页/共39页第十四页，共39页。第15页/共39页第十五页，共39页。第16页/共39页第十六页，共39页。171Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375D latchPRD Q C

5、LK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112第17页/共39页第十七页，共39页。18+5VSW_LDSW开关闭合开关闭合SW_LDSW开关开关打开打开闭合闭合第第1次接触次接触触点触点抖动抖动SW_LDSW理想情况理想情况第18页/共39页第十八页，共39页。19SW_LSW0011SW_LSW0011开关闭合开关闭合0011SW_LSW0011SW_LSW1100第19页/共39页第十九页，共39页。20SW_LSWDSW开关闭合开关闭合QQLS QR Q+5V第20页/共39页第二十页，共39页。21ABCG1G2AG2

6、BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA第21页/共39页第二十一页，共39页。22D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RD锁存器的应用锁存器的应用(yngyng) 多位锁存器多位锁存器寄存器（寄存器（registerregister）共用同一时钟的多个共用同一时钟的多个D D 触发器组合在一起触发器组合在一起通常用来通常用来(yn li)(yn li)存储一组存储一组相关的二进制数。相关的二进制数。第22页/共39页第二十二页，共39页。236-bit register

7、74x1741D2D3D4DCLKCLR_L第23页/共39页第二十三页，共39页。2474x37474x374（三态输出（三态输出(shch)(shch)）OEOutput enable第24页/共39页第二十四页，共39页。257474x377x377（使能）（使能）7474x273x273（异步清零）异步清零）CLK7474x374x374（输出使能）输出使能）第25页/共39页第二十五页，共39页。267474x377x377（使能）使能）ENEN二选一多路复用结构二选一多路复用结构第26页/共39页第二十六页，共39页。27寄存器（寄存器（registerregister）和锁存器（

8、）和锁存器（latchlatch）有什么区别？）有什么区别？ 寄存器：边沿触发寄存器：边沿触发(chf)(chf)特性特性 锁存器：锁存器：C C有效期间输出跟随输入变化有效期间输出跟随输入变化74x374输出使能输出使能8位寄存器位寄存器74x373输出使能输出使能8位锁存器位锁存器第27页/共39页第二十七页，共39页。281D2D3D4DCLKCLR_L第28页/共39页第二十八页，共39页。29第29页/共39页第二十九页，共39页。30串行输入串行输入serial inputSERINSEROUT串行输出串行输出serial outputSerial-in, serial-out s

9、hift register可以使一个信号可以使一个信号(xnho)(xnho)延迟延迟n n 个时钟周期之后再输出个时钟周期之后再输出第30页/共39页第三十页，共39页。31串入串入serial-inSERIN1Q2QNQ并出并出parallel-out可以用来完成可以用来完成(wn chng)串并转换串并转换serial-to-parallelconversionStructure of a serial-in, parallel-out shift register第31页/共39页第三十一页，共39页。32多路复用结构多路复用结构(jigu)LOAD/SHIFTSERINSEROUTS

10、tructure of a parallel-in, serial-out shift register第32页/共39页第三十二页，共39页。33LOAD/SHIFTSERIN1Q2QNQStructure of a parallel-in, parallel-out shift register第33页/共39页第三十三页，共39页。34 CLKCLRSERASERB74x164QAQBQCQDQEQFQGQH CLK CLKINHSH/LDCLRSERABCDEFGH QH74x166SERASERB抑制(yzh)时钟第34页/共39页第三十四页，共39页。35 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194S1 S0 功能功能0 0 保持保持0 1 右移右移1 0 左移左移1 1 载入载入左移输入左移输入(shr)右移右移(yu y)输入输入第35页/共39页第三十五页，共39页。3600S1S0保持保持(boch)S1 S0S1 S010左移左移01右移右移11载入载入Qi* = S1S0Qi + S1S0Qi-1 + S1S0Qi+1 + S1S0INi第36页/共39页第三十六页，共39页。37 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194 CLKCLRS1S0LIND QDC Q