第2章 微处理器及指令系统(3-16)

1、2-1第二章第二章 微处理器和指令系统微处理器和指令系统2.1 2.1 IntelIntel系列微处理器概述系列微处理器概述2.2 2.2 8086/8088微处理器微处理器2.3 2.3 Pentium微处理器微处理器2.4 2.4 PentiumPentium微处理器指令系统微处理器指令系统2-22.1.12.1.1 8086/8088 8086/8088 微处理器微处理器2.1.2 80486 2.1.2 80486 微处理器微处理器2.1.3 Pentium 2.1.3 Pentium 微处理器微处理器(80586)(80586)2.1.4 Pentium Pro 2.1.4 Pent

2、ium Pro 微处理器微处理器2.1.5 Pentium 2.1.5 Pentium 微处理器微处理器2.1.6 Pentium 2.1.6 Pentium 微处理器微处理器2.1.7 Pentium 4 2.1.7 Pentium 4 微处理器微处理器2.1 2.1 IntelIntel系列微处理器概述系列微处理器概述2-32.1.1 2.1.1 8086/8088 8086/8088 微处理器微处理器 8086 8086是是19781978年推出的全年推出的全1616位微处理器位微处理器, 8088, 8088是是19781978年推出的准年推出的准1616位微处理器。二者除外数据总线位

3、数（位微处理器。二者除外数据总线位数（80868086为为1616位，位，80888088为为8 8位）及与此相关的部分逻辑稍有差别外位）及与此相关的部分逻辑稍有差别外, ,内部结构和基本性能相同内部结构和基本性能相同, ,指令系统完全兼容。指令系统完全兼容。 在在8086/80888086/8088的设计中，引入了两个重要的结构概念：的设计中，引入了两个重要的结构概念： 指令流水线指令流水线 存储器分段存储器分段 这两个概念在以后升级的这两个概念在以后升级的IntelIntel系列微处理器中一直被沿用和发系列微处理器中一直被沿用和发展。正是这两个概念的引入，使展。正是这两个概念的引入，使80

4、86/80888086/8088比原来的比原来的8 8位位MPUMPU在运行速在运行速度、处理能力和对存储空间的访问等性能方面有很大提高。度、处理能力和对存储空间的访问等性能方面有很大提高。2-42.1.2 2.1.2 8048680486微处理器微处理器 1.1.内部寄存器的容量都扩充到了内部寄存器的容量都扩充到了3232位或以上，具有全位或以上，具有全3232 位数据处理能力，并可进行位数据处理能力，并可进行6464位的数据运算。位的数据运算。 2. 2.片内存储管理部件可实现段页式存储管理片内存储管理部件可实现段页式存储管理, ,比比8028680286可可 提供更大的虚拟存储空间和物理

5、存储空间。提供更大的虚拟存储空间和物理存储空间。 3. 3.新增了一种保护模式下的工作方式新增了一种保护模式下的工作方式, ,即虚拟即虚拟80868086方式。方式。 4. 4.指令流水线增加到了指令流水线增加到了6 6级。级。 5. 5.提供了提供了3232位外部总线接口，最大数据传输速率显著提位外部总线接口，最大数据传输速率显著提 高。高。 8048680486是继是继8038680386之后推出的第二代之后推出的第二代3232位高性能微处理器位高性能微处理器, ,它以提高性能和面向多处理器系统为主要目标。它以提高性能和面向多处理器系统为主要目标。8048680486继承了继承了80386

6、80386的各种优点，表现在以下几方面：的各种优点，表现在以下几方面：2-52.1.2 2.1.2 8048680486微处理器微处理器 1. 1.片内集成了一个浮点运算单元片内集成了一个浮点运算单元FPU FPU 。 2. 2.内含一个内含一个8 8KBKB的数据与指令合用的的数据与指令合用的CacheCache。 3. 3.采用采用RISCRISC技术。技术。使芯片内的不规则控制部分减少，同使芯片内的不规则控制部分减少，同时常用基本指令采用硬件逻辑控制执行，使基本指令可以用时常用基本指令采用硬件逻辑控制执行，使基本指令可以用一个时钟周期完成。一个时钟周期完成。 4. 4.采用一种突发总线（

7、采用一种突发总线（Burst BusBurst Bus）的技术。的技术。使取得一使取得一个地址后，与该地址相关的一组数据可以连续输入个地址后，与该地址相关的一组数据可以连续输入/ /输出输出, ,有有效地解决了微处理器同内存储器之间的数据交换问题。效地解决了微处理器同内存储器之间的数据交换问题。 5. 5.面向多处理器结构，增加了支持多机操作的指令。面向多处理器结构，增加了支持多机操作的指令。 除以上除以上8038680386、8048680486共有的特点之外，共有的特点之外，8048680486也采用了也采用了许多新技术：许多新技术： 2-62.1.2.1.3 Pentium3 Penti

8、um微处理器（微处理器（8058680586） 1.1.采用超标量体系结构。采用超标量体系结构。 2. 2.内置的浮点运算部件采用超流水线技术。内置的浮点运算部件采用超流水线技术。 3. 3.增加了分支指令预测。增加了分支指令预测。 4. 4.内置了指令和数据两个独立的超高速缓存器，内置了指令和数据两个独立的超高速缓存器，避免了预取指令和数据可能发生的冲突。避免了预取指令和数据可能发生的冲突。 Pentium Pentium是一种高性能的是一种高性能的3232位微处理器。其对位微处理器。其对8048680486作了下列重大改进：作了下列重大改进：2-7 5. 5.采用采用6464位外部数据总线

9、。位外部数据总线。 6. 6.引入了大型机中采用的引入了大型机中采用的内部错误检测、功能冗余检验内部错误检测、功能冗余检验和错误报告等自诊断功能。和错误报告等自诊断功能。 7. 7.进行了更多的可测性设计。进行了更多的可测性设计。 8. 8.提供了独特的性能监察功能，以利于软、提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。硬件产品的优化和升级。 9. 9.提供了灵活的存储器页面管理。提供了灵活的存储器页面管理。2.1.2.1.3 Pentium3 Pentium微处理器（微处理器（8058680586）2-8n精简指令集技术。精简指令集技术。n二级缓冲结构。二级缓冲结构。n乱序执行

10、和预测执行技术。乱序执行和预测执行技术。n三级超标量和三级超标量和1414级超流水线结构。级超流水线结构。n寄存器重命名技术寄存器重命名技术 2.1.2.1.4 Pentium Pro4 Pentium Pro微处理器微处理器 简称简称P6P6，中文名为中文名为“高高能奔腾能奔腾”。在体系结构中采。在体系结构中采用了许多新的思想和新的技用了许多新的思想和新的技术：术：2-92.1.2.1.5 Pentium 5 Pentium 微处理器微处理器 P6P6级微处理器的第二代产品，从级微处理器的第二代产品，从系统结构角度看，主要采用了以下几系统结构角度看，主要采用了以下几种先进技术：种先进技术：n

11、采用了由三种创新处理技巧结合的采用了由三种创新处理技巧结合的动态执行技术动态执行技术，即：多分支预测、数据流分析和推测执行。即：多分支预测、数据流分析和推测执行。n双重独立总线技术（双重独立总线技术（DIB, Dual Independent BusDIB, Dual Independent Bus） 多媒体增强技术（多媒体增强技术（MMXMMX技术）技术） 采用单指令流多数据流采用单指令流多数据流SIMDSIMD技术技术 新增加了新增加了5757条功能强大的条功能强大的MMXMMX指令指令2-102.1.2.1.6 Pentium 6 Pentium 微处理器微处理器 Pentium Pen

12、tium 是第三代是第三代P6P6级微处级微处理器产品。与理器产品。与PentiumPentium相比相比, ,有如有如下改进：下改进：n前端总线的时钟频率为前端总线的时钟频率为100MHz 100MHz ( (采用采用0.180.18mm新工艺的新工艺的Pentium Pentium ，其前端总线达到其前端总线达到133133MHz)MHz)。n将将256256KBKB的的L2 CacheL2 Cache集成到了芯片内。集成到了芯片内。n增加了增加了 7070条流式单指令多数据扩展条流式单指令多数据扩展SSESSE指令。指令。n首次设置了处理器序列号首次设置了处理器序列号PSNPSN。2-1

13、12.1.2.1.7 Pentium 47 Pentium 4微处理器微处理器 1. 1.采用了超级管道技术，使用长采用了超级管道技术，使用长达达2020级的分支预测级的分支预测/ /恢复管道，而恢复管道，而P6P6只有只有1010级。级。 2. 2.它的简单算术逻辑单元它的简单算术逻辑单元(ALU) (ALU) 采用采用2 2倍的处理器倍的处理器核心频率运行。核心频率运行。 3. 3.动态执行技术中的指令池能容下动态执行技术中的指令池能容下126126条指令。条指令。 4. 4.内含一个内含一个4KB4KB的分支目标缓冲。的分支目标缓冲。 5 5. .增加了由增加了由144144条新指令组成

14、的条新指令组成的SSE2SSE2。 它是第一个非它是第一个非P6P6核心结构的全新核心结构的全新3232位微处理器，与位微处理器，与P6P6级微处理器相比，级微处理器相比，主要结构特点如下：主要结构特点如下：2-122.2 2.2 8086/80888086/8088微处理器微处理器内部结构内部结构指令流水线指令流水线存储器分段存储器分段 8086 8086是全是全1616位微处理器，位微处理器，80888088是准是准1616位微处理器。二位微处理器。二者除了外数据总线位数及与此相关的部分逻辑稍有差别外，者除了外数据总线位数及与此相关的部分逻辑稍有差别外，内部结构和基本性能相同，指令系统完全

15、兼容。内部结构和基本性能相同，指令系统完全兼容。 2-131.1.内部结构内部结构2.2 2.2 8086/80888086/8088微处理器微处理器20位位 ABEU控制电路控制电路总线总线控制电路控制电路通用寄存器通用寄存器累加器累加器基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针堆栈指针基址指针基址指针目的变址目的变址源变址源变址指针寄存器指针寄存器变址寄存器变址寄存器地址加法器地址加法器运算暂存器运算暂存器ALU标志寄存器标志寄存器指令指针指令指针内部暂存器内部暂存器指令队列指令队列总线接口单元总线接口单元( (BIU)BIU)执行单元执行单元( (EU)EU)外

16、部总线外部总线8086/8088DB8088:8位位8086:16位位C CS S DSDSSSSSESESI IP P1 2 3 4 5 61 2 3 4 5 68 8位位80888086AX AH ALBX BH BLCX CH CLDX DH DL SPBPDISIALU DB1616位位2-142.2.指令流水线指令流水线 指令队列的存在使指令队列的存在使EUEU和和BIUBIU并行工作并行工作, ,取指令和分析、取指令和分析、执行指令操作可重叠进行，形成了两级指令流水线结构，执行指令操作可重叠进行，形成了两级指令流水线结构，减少了减少了CPUCPU等待时间，提高了等待时间，提高了CP

17、UCPU的利用率，加快了整机的利用率，加快了整机运行速度，降低了对存储器存取速度的要求。运行速度，降低了对存储器存取速度的要求。取指令取指令1 1 取指令取指令2 2 取数据取数据1 1 取指令取指令3 3 存结果存结果1 1 取指令取指令4 4 取指令取指令5 5 等待等待 译码译码1 1 执行执行1 1 译码译码2 2 执行执行2 2 译码译码3 3 BIUBIUEUEU 8086/8088 8086/8088的指令的指令“流水流水”操作操作2.2 2.2 8086/80888086/8088微处理器微处理器2-15 将将1 1MBMB的物理存储空的物理存储空间分成若干个逻辑段间分成若干个

18、逻辑段, ,每每段大小为段大小为6464KBKB。 64KB30000H( (段基址段基址) ) 段的起始单元地址段的起始单元地址叫叫段基址段基址，存放在段寄，存放在段寄存器中。通过存器中。通过4 4个段寄个段寄存器，存器，CPUCPU每次可同时每次可同时对对4 4个段进行寻址。个段进行寻址。3.3.存储器分段存储器分段2.2 2.2 8086/80888086/8088微处理器微处理器内存内存 00000H00001H00002H00003HFFFFFH2-16 分段方式不分段方式不唯一，各段之间唯一，各段之间可以连续、分离、可以连续、分离、部分重叠或完全部分重叠或完全重叠，这主要取重叠，这

19、主要取决于对各个段寄决于对各个段寄存器的预置内容。存器的预置内容。2.2 2.2 8086/80888086/8088微处理器微处理器1000H2000H3100H3100H代码段代码段（64KB）堆栈段堆栈段（64KB）数据段与数据段与附加数据附加数据段重叠段重叠（64KB）CS10000H20000H31000HSSDSES1FFFFH2FFFFH40FFFH 存储器分段结构示例2-17 物理地址物理地址是是1 1MBMB存储存储空间中的某一单元地址，空间中的某一单元地址，用用2020位地址码表示位地址码表示, ,CPUCPU访问存储器时，地址总访问存储器时，地址总线上送出的就是物理地线上

20、送出的就是物理地址。址。 逻辑地址逻辑地址在编程时在编程时采用，由段基址和偏移采用，由段基址和偏移地址组成，两者均为地址组成，两者均为1616位。位。内存内存20000H20A00H0A00H物理地址物理地址20A00H逻辑地址逻辑地址2000 物理地址和逻辑地址物理地址和逻辑地址2.2 2.2 8086/80888086/8088微处理器微处理器2-18逻辑地址与逻辑地址与2020位物理地址的变换关系：位物理地址的变换关系： 物理地址物理地址= =段基址段基址16+16+偏移地址偏移地址偏移地址偏移地址段基址段基址段基址段基址 0000 00002020位物理地址位物理地址逻辑地址逻辑地址1

21、5 0 15 015 0 15 0 左移四位左移四位19 019 0地址地址加法器加法器 逻辑逻辑地址与物理地址的变换地址与物理地址的变换2.2 2.2 8086/80888086/8088微处理器微处理器2-19 2.3 2.3 PentiumPentium微处理器微处理器2.3.1 2.3.1 内部结构与外部引脚内部结构与外部引脚2.3.2 2.3.2 内部寄存器内部寄存器2.3.3 2.3.3 PentiumPentium的四种工作方式的四种工作方式2-20 PentiumPentium在结构上由如下功能部件组成：在结构上由如下功能部件组成： 整数执行单元整数执行单元 浮点单元浮点单元

22、指令指令CacheCache和数据和数据CacheCache 指令预取单元指令预取单元 指令译码单元指令译码单元 地址转换与管理单元地址转换与管理单元 总线接口单元总线接口单元 控制单元控制单元 这些功能部件除地址转换与管理单元与这些功能部件除地址转换与管理单元与80386/8048680386/80486保持兼容外，其他都进行了重新设计。保持兼容外，其他都进行了重新设计。 2.3.1 2.3.1 内部结构和外部引脚内部结构和外部引脚2-211. 内部结构内部结构地址地址转换转换与与存储存储管理管理单元单元APICDP逻辑逻辑控制控制ROM浮点单元浮点单元8KB指令指令高速缓存高速缓存TLB预

23、取预取地址地址指令预取单元指令预取单元指令译码单元指令译码单元总线总线单元单元8KB数据数据高速缓存高速缓存TLB控制单元控制单元地址生成地址生成U流水线流水线地址生成地址生成V流水线流水线整数寄存器组整数寄存器组ALUU流水线流水线ALUV流水线流水线控制控制寄存器组寄存器组加法加法除法除法乘法乘法桶形移位器桶形移位器控制控制指令指令指针指针分支检验分支检验与目标地址与目标地址32位位地址地址总线总线323232326464位数位数据总线据总线数据数据控制控制控制控制64位位数据数据总线总线32位地位地址总线址总线分支目标分支目标缓冲器缓冲器32323280802.2.1 2.2.1 内部结

24、构和外部引脚内部结构和外部引脚1)1)总线接口单元总线接口单元 主要用于管理访问外主要用于管理访问外部存储器和部存储器和 I/OI/O端口必端口必须的地址、数据和控制须的地址、数据和控制总线，完成预取指令、总线，完成预取指令、读读/ /写数据等总线操作。写数据等总线操作。2) 2) 整数执行单元整数执行单元 由由“U U”和和“V V”两条指令两条指令流水线构成超标量流水线流水线构成超标量流水线结构，其中每条流水线都结构，其中每条流水线都有自己的有自己的ALUALU、 地址生成地址生成逻辑和逻辑和CacheCache接口。接口。3)3)预取缓冲单元预取缓冲单元 预取缓冲单元在总线预取缓冲单元在

25、总线接口单元空闲时，负责接口单元空闲时，负责提前去内存或指令提前去内存或指令CacheCache预取指令。其指令预取预取指令。其指令预取缓冲器在前一条指令执缓冲器在前一条指令执行结束之前可以预取多行结束之前可以预取多达达9494个字节的指令代码。个字节的指令代码。4)4)指令译码单元指令译码单元 将预取的指令译成将预取的指令译成PentiumPentium可以执行的控制信号并送控可以执行的控制信号并送控制单元。对绝大多数指令来制单元。对绝大多数指令来说说, ,PentiumPentium微处理器可以做微处理器可以做到每个时钟周期以并行方式到每个时钟周期以并行方式完成两条指令的译码操作。完成两条

26、指令的译码操作。 5)5)控制单元控制单元 负责解释来自指令译码负责解释来自指令译码单元的指令字和控制单元的指令字和控制ROMROM的微代码。控制部件的输的微代码。控制部件的输出直接控制两条指令流水出直接控制两条指令流水线和浮点单元。线和浮点单元。 6)6)地址转换与存储管理单元地址转换与存储管理单元 Pentium Pentium的地址转换与存储的地址转换与存储管理单元与管理单元与80386/8048680386/80486保持保持完全兼容，由分段和分页部完全兼容，由分段和分页部件组成。件组成。PentiumPentium除继续支持除继续支持4 4KBKB大小的页面外，还允许使大小的页面外，

27、还允许使用高达用高达4 4MBMB的页面，从而减少的页面，从而减少了页面切换的频率，并加快了页面切换的频率，并加快了某些应用程序的执行。了某些应用程序的执行。 7)7)独立的指令独立的指令CacheCache和和 数据数据CacheCache PentiumPentium片内有两个片内有两个8 8KBKB的超高速缓存器，的超高速缓存器，一个是指令一个是指令CacheCache，一一个是数据个是数据CacheCache。指令指令和数据分别使用不同的和数据分别使用不同的CacheCache，使使PentiumPentium中数中数据和指令的存取减少了据和指令的存取减少了冲突，提高了性能。冲突，提高

28、了性能。 8) 8) 浮点运算单元浮点运算单元2-222. Pentium2. Pentium的外部引脚的外部引脚Inter Pentium CPU写顺序写顺序控制控制总线总线地址总线地址总线 CLK PRDY R/SHLDA IBT IV IU 模式模式探针探针执行跟踪执行跟踪 TDITMS TRST RESET TCK TDO BUSCHKFRCMCSMI NMI IERR FREE IGNNESMIACT BREQHOLD BOFF INIT INTREWBEWB/WTFLUSHKENPWTPCDNA INVAPCHKPCHKPENW/RM/IOADSD/CSCYCLOCKCACHEBR

29、DYAHOLDEADSHITHITMAP时钟时钟 初始化初始化 中断中断控制控制缓存缓存高速高速内部出错内部出错浮点错浮点错余检测余检测功能冗功能冗理模式理模式系统管系统管测试访问测试访问期定义期定义总线周总线周总线仲裁总线仲裁总线周期总线周期错错数据总线数据总线偶校验偶校验数据奇数据奇地址屏蔽地址屏蔽偶校验偶校验地址奇地址奇断断点点/ /性性能能检检测测A31A3BE7BE0A20MD63D0DP7DP0BT3BT0BP3BP2PM1/BP1PM0/BP02-23基本寄存器基本寄存器系统级寄存器系统级寄存器调试和调试和模型专用模型专用寄存器寄存器 浮点寄存器浮点寄存器PentiumPenti

30、um的内部寄存器，按功能可分为的内部寄存器，按功能可分为4 4类：类：2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-242.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器标志寄存器标志寄存器指令指针寄存器指令指针寄存器EFLAGSEFLAGSFLAGSFLAGSEIPEIPIPIP31 15 031 15 031 15 031 15 031 16 15 7 031 16 15 7 0通通 用用 寄寄 存存 器器EAX EAX AH AH AX AX ALALEBX EBX BH BH BX BX BLBLECX ECX CHCH CX CX

31、CLCLEDX EDX DHDH DX DX DLDLEDI DIEDI DIESI SIESI SIEBP BPEBP BPESP SPESP SP1. 1. 基本寄存器基本寄存器选择器选择器CSCSSSSSDSDSESESFSFSGSGS15 0 63 015 0 63 0描述符高速缓存器描述符高速缓存器段段 寄寄 存存 器器 EIP EIP用于保存下一条用于保存下一条待预取指令相对于代码基待预取指令相对于代码基址的偏移量。它的低址的偏移量。它的低1616位位也可单独访问，称之为也可单独访问，称之为IPIP。2-25 标志寄存器位定义标志寄存器位定义2.3.2 2.3.2 PentiumP

32、entium内部寄存器内部寄存器C CF FEFLAGSEFLAGSFLAGSFLAGS31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 031 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0A AC CV VMMR RF F0 0N NT TIOPLIOPLO OF FD DF FI IF FT TF FS SF FZ ZF F0 0A AF F0 0P P

33、F F0 0X X 对准检查标志对准检查标志X X 虚拟虚拟8686模式标志模式标志X X 恢复标志恢复标志X X 嵌套标志嵌套标志X X 特权级标志特权级标志S S 溢出标志溢出标志C C 方向标志方向标志X X 中断允许标志中断允许标志X X 自陷标志自陷标志S S 符号标志符号标志S S 零标志零标志S S 辅助进位标志辅助进位标志S S 奇偶标志奇偶标志S S 进位标志进位标志注注: :S S表示状态标志表示状态标志, ,X X表示系统标志表示系统标志, ,C C表示控制标志表示控制标志X X 虚拟中断标志虚拟中断标志X IDX ID标志标志X X 虚拟中断挂起虚拟中断挂起0 0 0

34、0 0 0 0 0 0 0VIFVIPI ID D2-26选择器选择器描述符高速缓存器描述符高速缓存器CSSSDSESFSGS15 0 63 015 0 63 0段段寄寄存存器器 段寄存器段寄存器PentiumPentium有有6 6个段寄存器：个段寄存器：2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器CS-CS-指明当前的代码段指明当前的代码段SS-SS-指明当前的堆栈段指明当前的堆栈段DSDSESESFS FS GSGS决定程序使用决定程序使用存储器区域块存储器区域块指明当前的指明当前的4 4个数据段个数据段编程者可直编程者可直接访问的接访问的编程者不能编程者不能

35、访问的访问的2-27实地址方式和虚拟实地址方式和虚拟80868086方式下相同，段的长度固方式下相同，段的长度固定为定为6464KB,KB,段选择器就是段寄存器段选择器就是段寄存器, ,它保存的是逻它保存的是逻辑段基址的高辑段基址的高1616位，将它的内容左移位，将它的内容左移4 4位即可得到位即可得到实际段基址，而不必使用描述符高速缓存器。实际段基址，而不必使用描述符高速缓存器。XXXX在保护虚地址方式下，段的长度可以在在保护虚地址方式下，段的长度可以在1 1字节到字节到4 4G G字节之间变化；为了描述每个段的基址、属性字节之间变化；为了描述每个段的基址、属性和边界，为每个段定义了一个和边

36、界，为每个段定义了一个描述符描述符。操作系统。操作系统使用的各任务公用的段描述符放在一起构成使用的各任务公用的段描述符放在一起构成全局全局描述符表描述符表GDTGDT；某个任务专用的段描述符放在一起某个任务专用的段描述符放在一起构成构成局部描述符表局部描述符表LDTLDT。PentiumPentium段的定义与段的定义与80868086有所不同：有所不同：2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-28XXXX 描述符与描述符表描述符与描述符表GDTLDT描述符描述符0描述符描述符1 1描述符描述符0 0描述符描述符1 1GDTRGDTRLDTRLDTR+0+0

37、+1+1+2+2+3+3+4+4+5+5+6+6+7+7段边界段边界7 70 0位位段边界段边界15158 8位位段基址段基址7 70 0位位段基址段基址15158 8位位段基址段基址23231616位位属性属性段边界段边界4 4位位段基址段基址31312424位位属性属性描述符格式描述符格式2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-29XXXX 段的的选择符段的的选择符 为了说明一个段的描述符在哪个表中，表的序号是为了说明一个段的描述符在哪个表中，表的序号是多少以及特权的高低，为每个段定义了一个多少以及特权的高低，为每个段定义了一个1616位的选择位的选择符

38、，存于段选择器中，其格式为：符，存于段选择器中，其格式为：描述符索引描述符索引段描述符段描述符iLDTGDT0 1INDEX TI RPLb15 b3 b2 b1 b0表指示符表指示符描述符描述符i（0 089118911）段描述符段描述符0描述符描述符000 00 特权级特权级0 001 01 特权级特权级1 110 10 特权级特权级2 211 11 特权级特权级3 3请求特权级请求特权级2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器2-30 XXXX将一个选择符装入一个段选择器时，处理器将自将一个选择符装入一个段选择器时，处理器将自动从动从GDTGDT或或LDT

39、LDT中找到其对应的描述符装入相应描述符高中找到其对应的描述符装入相应描述符高速缓存器中。速缓存器中。2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器描述符描述符6464基址基址物理存储器物理存储器LDTLDTDSDS数据段数据段0040H界限界限15 3 215 3 2描述符高速缓存器描述符高速缓存器DSDS选择符选择符63 063 0属性属性装入装入DSDS段描述符段描述符TI=1TI=1指示指示LDTLDT1313位索引指向位索引指向LDTLDT的第的第6464个段描述符个段描述符13131010 以后，每当访问存储器时，与所用段相关的段描述符高以后，每当访问存储

40、器时，与所用段相关的段描述符高速缓冲器就自动参与该次存储器访问操作。转换关系速缓冲器就自动参与该次存储器访问操作。转换关系： 线性地址线性地址 = = 段描述符高速缓存器中段基址段描述符高速缓存器中段基址 + + 偏移地址偏移地址 2-31 PentiumPentium微处理器中包含一组系统级寄存器微处理器中包含一组系统级寄存器: :即即5 5个个控制寄存器控制寄存器CRCR0 0CRCR4 4和和4 4个个系统地址寄存器系统地址寄存器。这些寄存器只能由在特权级这些寄存器只能由在特权级 0 0上运行的程序（一上运行的程序（一般是操作系统）访问。般是操作系统）访问。 2.2.2 2.2.2 Pe

41、ntiumPentium内部寄存器内部寄存器 控制寄存器控制寄存器 Pentium Pentium在在8048680486控制寄存器控制寄存器CR0CR0CR3CR3的基础的基础上新增了一个控制寄存器上新增了一个控制寄存器CRCR4 4, ,这些寄存器用来存这些寄存器用来存放全局特性的机器状态和实现对放全局特性的机器状态和实现对8080X86/ PentiumX86/ Pentium微处理器的多种功能的控制与选择。微处理器的多种功能的控制与选择。 XXXX2.2.系统级寄存器系统级寄存器2-32数字运算错数字运算错页页FaultFault线性地址线性地址保保 留留31 30 29 31 30

42、29 7 6 7 6 5 5 4 3 4 3 2 2 1 1 0 0页管理页管理 使能使能CacheCache不使能不使能不通写不通写对准标志对准标志写保护写保护保护允许保护允许监视监视FPUFPU仿真仿真FPUFPU任务转换任务转换FPUFPU类型类型PGPGCDCDNWNW保留保留 AMAMWPWP保留保留NENEETET TSTSEMEMMPMP PEPEVMEPVITSDPCDMCE0PWTPSEDE0 0 0 0 页目录基址页目录基址2.3.2 2.3.2 PentiumPentium内部寄存器内部寄存器CR0CR4CR3CR2CR1XXXX 控制寄存器格式控制寄存器格式: :2-3

43、3XXXX 系统地址寄存器系统地址寄存器2.3.2 2.3.2 PentiumPentium的内部寄存器的内部寄存器系统地址寄存器系统地址寄存器 其中其中GDTRGDTR和和LDTRLDTR分别用来存放分别用来存放GDTGDT和和LDTLDT的的3232位线性基位线性基地址等内容；地址等内容；IDTRIDTR用来存放中断描述符表的基址和界限；用来存放中断描述符表的基址和界限；TRTR用来存放任务状态段用来存放任务状态段( (TSS)TSS)的基址、界限和其他属性。的基址、界限和其他属性。 只在保护方式下使用，所以又叫保护方式寄存器。用只在保护方式下使用，所以又叫保护方式寄存器。用于把在保护方式

44、下常用的数据基地址、界限和其他属性保于把在保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。存起来，以确保其快速性。3232位基地址位基地址1616位界限位界限GDTRGDTRIDTRIDTR1616位选择符位选择符3232位基地址位基地址1616位界限位界限1616位其他属性位其他属性LDTRLDTRTRTR2-34 Pentium Pentium处理器中提供了一组调试寄存器和一组模型处理器中提供了一组调试寄存器和一组模型专用寄存器，用于排除故障和用于执行跟踪、性能监测、专用寄存器，用于排除故障和用于执行跟踪、性能监测、测试及机器检查错误。测试及机器检查错误。 2.3.2

45、2.3.2 PentiumPentium的内部寄存器的内部寄存器31 0 31 0 线性断点地址线性断点地址0 0线性断点地址线性断点地址1 1线性断点地址线性断点地址2 2线性断点地址线性断点地址3 3DR6DR6的别名的别名DR6DR6的别名的别名断点状态断点状态断点控制断点控制调试寄存器调试寄存器DR0DR0DR1DR1DR2DR2DR3DR3DR4DR4DR5DR5DR6DR6DR7DR7 (1) (1) 调试寄存器调试寄存器 调试寄存器如图所示，这调试寄存器如图所示，这是一组是一组3232位的寄存器，是程序位的寄存器，是程序员可访问的，提供片上支持调员可访问的，提供片上支持调试。试。

46、XXXX3.3.调试和模型专用寄存器调试和模型专用寄存器2-35 Pentium Pentium处理器取消了处理器取消了80386/8048680386/80486中的测中的测试寄存器试寄存器TRTR，其功能由一组其功能由一组“模型专用寄存器模型专用寄存器” MSR(Model Special Register)MSR(Model Special Register)来实现，这一组来实现，这一组MSRMSR用于用于执行跟踪、性能监测、测试和机器检查执行跟踪、性能监测、测试和机器检查错误错误。 Pentium Pentium处理器采用两条指令处理器采用两条指令RDMSR(RDMSR(读读MSR)M

47、SR)和和WRMSR(WRMSR(写写MSR)MSR)来访问这些寄存器，来访问这些寄存器，ECXECX中的值中的值(8(8位值位值) )确定将访问该组寄存器中哪一个确定将访问该组寄存器中哪一个MSRMSR。 2.3.2 2.3.2 PentiumPentium的内部寄存器的内部寄存器XXXX(2) (2) 模型专用寄存器模型专用寄存器2-362.3.3 2.3.3 PentiumPentium的四种工作方式的四种工作方式CPUCPU复位复位RSMRSM复位复位或或RSMRSMVM=0VM=0VM=1VM=1复位复位复位复位或或PE=0PE=0使使CRCR0 0的的PE=1PE=1系统管系统管理

48、方式理方式保护保护方式方式虚拟虚拟80868086方式方式RSMRSMSMISMI实地址实地址方式方式SMISMISMISMI实地址实地址方式方式实地址方式实地址方式：工作原理工作原理与与80868086基本相同，主要基本相同，主要区别是借助操作数长度区别是借助操作数长度前缀能处理前缀能处理3232位数据，位数据，运行速度也更高，且可运行速度也更高，且可使用使用4 4个数据段。个数据段。保护保护方式方式保护方式：保护方式：CPUCPU可访问的物理存可访问的物理存储空间为储空间为2 23232= 4= 4GBGB；程序可用程序可用的虚拟地址空间为的虚拟地址空间为2 24646=64=64TBTB

49、。段长度在启动页功能时是段长度在启动页功能时是4 4GBGB，不启动页功能时是不启动页功能时是1 1MBMB。可支可支持多用户和单用户的多任务操持多用户和单用户的多任务操作作, ,并对各任务提供了多方面并对各任务提供了多方面的保护机制。的保护机制。虚拟虚拟80868086方式方式虚拟虚拟80868086方式：方式：既有保护功能又能既有保护功能又能执行执行80868086代码的工作方式，是保护代码的工作方式，是保护方式的一种子方式。方式的一种子方式。CPUCPU的工作原理的工作原理与保护虚地址方式下相同，但程序与保护虚地址方式下相同，但程序指定的逻辑地址解释与指定的逻辑地址解释与80868086

50、相同。相同。系统系统管理管理方式方式系统管理方式：系统管理方式：使设计使设计者实现高级管理功能，者实现高级管理功能，如对电源的管理以及为如对电源的管理以及为操作系统和正在运行的操作系统和正在运行的程序提供安全性。程序提供安全性。2-372.4 2.4 PentiumPentium微处理器指令系统微处理器指令系统2.4.1 2.4.1 基本数据类型基本数据类型2.4.2 2.4.2 操作数寻址方式操作数寻址方式2.4.3 2.4.3 PentiumPentium指令系统概貌指令系统概貌2.4.4 2.4.4 数据传送类指令数据传送类指令2.4.5 2.4.5 算术运算类指令算术运算类指令2.4.

51、6 2.4.6 逻辑运算和移位指令逻辑运算和移位指令2.4.7 2.4.7 串操作类指令串操作类指令2.4.8 2.4.8 控制转移类指令控制转移类指令2-38 Pentium Pentium在其内部定点处理单元在其内部定点处理单元CPUCPU和浮点处理单元和浮点处理单元FPUFPU的支持下，共可处理的支持下，共可处理7 7类数据：类数据：1. 1. 无符号二进制数无符号二进制数2. 2. 带符号的二进制定点整数带符号的二进制定点整数3. 3. 浮点数浮点数4. 4. BCDBCD码数码数5. 5. 串数据串数据6. 6. ASCIIASCII码数据码数据7. 7. 指针数据指针数据2.4.1

52、 2.4.1 基本数据类型基本数据类型2-392.4.1 2.4.1 基本数据类型基本数据类型 这类数不带任何符号信息，只含有量值域，仅这类数不带任何符号信息，只含有量值域，仅CPUCPU支支持。分为三类持。分为三类: : 字节：字节： 字：字： 双字：双字： 任何逻辑地址上的任何逻辑地址上的8 8位相邻位串。位相邻位串。任何字节地址开始的任何字节地址开始的2 2个相邻字节。低字个相邻字节。低字节地址为该字地址。节地址为该字地址。任何字节地址开始的任何字节地址开始的2 2个相邻字，即个相邻字，即4 4个个相邻字节。最小字节地址为双字的地址。相邻字节。最小字节地址为双字的地址。1.1.无符号二进

53、制数无符号二进制数( (序数序数) )2-40 这类数均以补码表示这类数均以补码表示, ,有有8 8位数位数( (字节字节) )、1616位数位数( (字字) )、3232位数位数( (双字双字) )、6464位数位数(4(4字字) )四种。四种。CPUCPU支持前支持前3 3种，种，FPUFPU支持后支持后3 3种。种。2.4.1 2.4.1 基本数据类型基本数据类型2.2.带符号的二进制定点整数带符号的二进制定点整数( (整数整数) )2-412.4.1 2.4.1 基本数据类型基本数据类型 这类数由这类数由FPUFPU支持支持, ,有单精度、双精度和扩展精度三有单精度、双精度和扩展精度三

54、种形式：种形式： 单精度数单精度数31 30 23 22 031 30 23 22 0符号位符号位阶阶 码码有有 效效 数数1.1. 双精度数双精度数符号位符号位阶阶 码码有有 效效 数数1.1.63 62 52 51 063 62 52 51 0 扩展精度数扩展精度数符号位符号位阶阶 码码1.1.有有 效效 数数79 78 64 63 079 78 64 63 03.3.浮点数浮点数( (实数实数) )2-42 BCDBCD码数有码数有压缩压缩BCDBCD码数码数和和非压缩非压缩BCDBCD码码数两种。数两种。 CPU CPU两种数都支持；两种数都支持；FPUFPU只支持压缩只支持压缩BCD

55、BCD码数，且最大码数，且最大长度为长度为8080位，最多可处理位，最多可处理2020位位BCDBCD码数。码数。2.4.1 2.4.1 基本数据类型基本数据类型5.5.串数据串数据 这类数据仅这类数据仅CPUCPU支持。包括支持。包括: : 位串位串: : 字节字节/ /字字/ /双字串双字串: :是从任何字节的任何位开始的相邻位的是从任何字节的任何位开始的相邻位的序列，最长可达序列，最长可达2 23232-1-1位。位。是字节是字节/ /字字/ /双字的相邻序列，双字的相邻序列，最长可达最长可达2 23232-1-1字节。字节。4.4.BCDBCD码数码数2-432.4.1 2.4.1 基

56、本数据类型基本数据类型包括包括ASCIIASCII码字符串和码字符串和ASCIIASCII码数码数(0(0F)F)两种两种。7.7.指针数据指针数据包括近指针和远指针两种包括近指针和远指针两种: : 近指针近指针即即3232位指针位指针, ,是一个是一个3232位的段内偏移量位的段内偏移量, ,段内寻址用。段内寻址用。 远指针远指针即即4848位指针位指针, ,由由1616位选择符和位选择符和3232位偏移位偏移量组成，用于跨段访问。量组成，用于跨段访问。6.6.ASCIIASCII码数据码数据2-44关于数据类型的两点说明：关于数据类型的两点说明： (1)(1)在上述各类型数据中，基本的数据

57、类型仍是字节、字在上述各类型数据中，基本的数据类型仍是字节、字和双字和双字。一般应尽可能将字操作对准于偶地址，将双字操作对。一般应尽可能将字操作对准于偶地址，将双字操作对准于准于4 4的整数倍地址。但也允许不对准操作，以便在数据结构的整数倍地址。但也允许不对准操作，以便在数据结构的处理上和存储器的有效利用上给系统设计人员和用户提供最的处理上和存储器的有效利用上给系统设计人员和用户提供最大的灵活性。不过，对准和不对准获得的数据传递速度不一样：大的灵活性。不过，对准和不对准获得的数据传递速度不一样：对准的字和双字可一次传递完，而未对准的字和双字需几次才对准的字和双字可一次传递完，而未对准的字和双字

58、需几次才能传递完。能传递完。 (2) (2)对于字和双字数据，对于字和双字数据，8080X86X86是采用低端低地址方式来存是采用低端低地址方式来存储的。储的。即字数据被存储在两个相邻的字节单元之中，低位字节即字数据被存储在两个相邻的字节单元之中，低位字节在低地址单元，高位字节在高地址单元；双字数据存储在四个在低地址单元，高位字节在高地址单元；双字数据存储在四个连续字节单元中，最低位字节在最低地址单元，最高字节在最连续字节单元中，最低位字节在最低地址单元，最高字节在最高地址单元。而字或双字数据的地址是指最低位字节所在的单高地址单元。而字或双字数据的地址是指最低位字节所在的单元地址。元地址。2.

59、4.1 2.4.1 基本数据类型基本数据类型2-452.4.2 2.4.2 操作数寻址方式操作数寻址方式1. 1. 寻址方式和有效地址概念寻址方式和有效地址概念2. 112. 11种寻址方式种寻址方式3. 3. 存储器寻址时的段约定存储器寻址时的段约定4. 4. 应用举例应用举例2-462.4.2 2.4.2 寻址方式寻址方式 寻址方式就是寻找指令中操作数地址的方式。操作数寻址方式就是寻找指令中操作数地址的方式。操作数所在地址有三种可能：所在地址有三种可能： 直接包含在指令中直接包含在指令中，即指令的操作数部分就是操作，即指令的操作数部分就是操作 数本身。这种操作数叫立即数，对应的指令寻址方数

60、本身。这种操作数叫立即数，对应的指令寻址方 式称为式称为立即数寻址。立即数寻址。包含在包含在CPU CPU 的某个内部寄存器中的某个内部寄存器中。这时指令中的操。这时指令中的操 作数部分是作数部分是CPUCPU的一个寄存器的一个寄存器, ,这种指令寻址方式称这种指令寻址方式称 为为寄存器寻址寄存器寻址。在内存储器中在内存储器中。这时指令的操作数部分包含着该操。这时指令的操作数部分包含着该操 作数所在的内存地址。这种指令寻址方式称为作数所在的内存地址。这种指令寻址方式称为存储存储 器寻址器寻址。1.1.寻址方式和有效地址概念寻址方式和有效地址概念 寻址方式寻址方式2-47 在在PentiumPe