第六章(2012)

1、章节：问题：Slide：1第六章 存储系统第六章 存储系统6.1存储器的分类与性能评价6.2存储器访问的局部性原理与层次结构存储系统6.3半导体存储器6.4主存储器6.5高速缓冲存储器Cache（可选）章节：问题：Slide：2第六章 存储系统6.1.1存储器的分类内存储器（内存/主存）随机存取存储器（静态RAM、动态RAM）只读存储器（掩膜ROM、PROM、EPROM）Flash外存储器（外存/辅助存储器）软硬磁盘光盘磁带优盘、可移动硬盘章节：问题：Slide：3第六章 存储系统6.1.2 存储器的主要技术指标存储器的主要技术指标存储器的容量存储器的速度存取时间存储周期存储字长章节：问题：S

2、lide：4第六章 存储系统存储器的主要技术指标存储器的主要技术指标 存储容量 存取时间 存储周期存储器的访问时间，即指从启动一次存储器操作到完成该操作所经历的时间。指令中地址码可直接寻址的最大内存空间；或以字和字节为单位表示的主存储器存储单元的总数。指存储器进行一次完整的读写操作所需的全部时间或者说，它是指连续启动两次独立的存储器操作（如连续两次的读操作或连续两次的写操作）之间所需要的最小时间间隔，存储周期比存取时间要大一些。章节：问题：Slide：5第六章 存储系统6.2 存储器访问的局部性原理和存储器系统由高速缓冲存储器、主存储器、辅存组成容量速度价格章节：问题：Slide：6第六章 存

3、储系统辅助存储器（磁盘、硬盘、光盘、磁带）主存储器（SRAM、DRAM）高速缓冲存储器寄存器组CPU内部主机内部外部设备6.2.2 6.2.2 存储器的分层结构图存储器的分层结构图章节：问题：Slide：7第六章 存储系统辅助软硬设备主 存辅 存主主-辅存存储层次辅存存储层次辅助硬件Cache主存CPUCache-主存层次主存层次虚拟存储系统这种多级存储层次结构已经成为现代计算机的典型存储结构。章节：问题：Slide：8第六章 存储系统6.3 6.3 半导体存储器半导体存储器存储系统中的主存存储系统中的主存 主存定义主存定义 主存组成主存组成 主存的工作过程主存的工作过程章节：问题：Slide

4、：9第六章 存储系统6.3.16.3.1（1 1）主存储器的基本组成（）主存储器的基本组成（6.46.4节）节）章节：问题：Slide：10第六章 存储系统MARMDRCPU主存MEM地址总线数据总线ReadWriteMFC6.3.1(2) 主存与CPU的连接章节：问题：Slide：11第六章 存储系统6.3.1(3) 主存储器的基本操作主存储器的基本操作 读数据（或称“取数”） 写数据（或称“存数”）章节：问题：Slide：12第六章 存储系统MARMDRCPU主存地址总线数据总线ReadWriteReady6.3.1(4) 主存的读写操作主存的读写操作地址译码CPU读写电路主存储体章节：问

5、题：Slide：13第六章 存储系统6.3.1(5) 内存芯片举例内存芯片举例A0A9为地址输入端I/O1I/O4为数据输出端WE为读写允许信号（低电平为写）CS为片选信号（低电平有效）VCC：电源端GND：接地端1K 4位存储芯片地址线数据线逻辑引脚图章节：问题：Slide：14第六章 存储系统6.3.1(6) 主存储器的种类主存储器的种类 随机存储器 只读存储器 可编程的只读存储器 可擦除可编程只读存储器 可用电擦除的可编程只读存储器 快擦除读写存储器（Flash Memory）章节：问题：Slide：15第六章 存储系统随机存储器（RAM）：又称“读写存储器”，通过指令可以随机地、个别地

6、对各个存储单元进行访问，并且对每个单元的访问时间基本相同，不受单元地址的影响。只读存储器（ROM）：对存储的内容只能读出不能写入的存储器。在制造存储芯片时就将内容预先写进了存储器。可编程序只读存储器（PROM）：由用户可以进行一次性写入的只读存储器。写入后，就不能修改了，只能读出。章节：问题：Slide：16第六章 存储系统可擦除可编程只读存储器（EPROM）：可用紫外线擦除其内容的PROM，擦出后可再次写入。改写次数没有限制。可电擦除可编程只读存储器（E2PROM）：可用电改写其内容的存储器。改写次数有限制，读写操作可按每个位或每个字节进行。快擦除读写存储器（Flash Memory）:在E

7、PROM和E2PROM基础上发展起来所的，它具有集成度高、可电擦除，并且擦除重写速度快、非易失性存储器。与计算机接口简单等。章节：问题：Slide：17第六章 存储系统6.3.1（7） 半导体存储器的易失性 掩膜ROM PROM可编程只读存储器 EPROM可擦除可编程只读存储器 E2PROM电擦除可编程只读存储器 静态RAM、动态RAM非易失性存储器易失性存储器章节：问题：Slide：18第六章 存储系统静态RAM基本单元电路BB假设：T1导通T2截止表示“1”，T2导通T1截止表示“0”6.3.1.1 静态RAM（SRAM）章节：问题：Slide：19第六章 存储系统2114 SRAM芯片的

8、写周期时序如下：芯片的写周期时序如下： 写周期写周期t tWCWC是对存储芯片进行连续两次写操作的最小时间是对存储芯片进行连续两次写操作的最小时间间隔，包括滞后时间间隔，包括滞后时间t tAWAW、写入时间、写入时间t tW W和维持时间和维持时间t tWRWR 。章节：问题：Slide：20第六章 存储系统2114 SRAM芯片的读周期时序如下：芯片的读周期时序如下： 为了保证数据能够可靠地按时输出，片选信号为了保证数据能够可靠地按时输出，片选信号CSCS必须在数据有效前必须在数据有效前t tCOCO时间有效，即地址有效后，必须在时间有效，即地址有效后，必须在t tA At tCOCO 时刻

9、有效，否则数据时刻有效，否则数据就不能在就不能在t tA A时刻稳定地出现在数据线上时刻稳定地出现在数据线上 。章节：问题：Slide：21第六章 存储系统SRAM的组成与地址译码单译码方式（也称线选法）单译码方式（也称线选法）章节：问题：Slide：22第六章 存储系统SRAM的组成与地址译码双译码方式（也称重合法）双译码方式（也称重合法）章节：问题：Slide：23第六章 存储系统（位线）（位线）(1)单管动态MOS电路6.3.1.2 动态动态RAMRAM（DRAMDRAM）章节：问题：Slide：24第六章 存储系统(2)四管动态MOS电路6.3.1.2 动态动态RAMRAM（DRAMD

10、RAM）章节：问题：Slide：25第六章 存储系统耦合元件（MOS）106.3.2 只读存储器ROM(1)1024(1)10241 1位的位的MOSMOS管掩模管掩模ROMROM章节：问题：Slide：26第六章 存储系统(2)熔丝式PROMb位线W字线6.3.2 只读存储器ROM章节：问题：Slide：27第六章 存储系统章节：问题：Slide：28第六章 存储系统章节：问题：Slide：29第六章 存储系统半导体RAM概述静态RAM与动态RAM的比较章节：问题：Slide：30第六章 存储系统半导体半导体RAMRAM概述概述静态RAM（SRAM）：利用开关特性（触发器）进行记忆，只要电源

11、有电，它就能保持两个稳定状态中的一个状态，即“1”或“0”；动态RAM（DRAM）：靠三极管的极间电容来记忆信息，有电荷表示“1”，无电荷表示“0”。除了电源有电外，还需要刷新电路，每隔一定的时间间隔对他进行一次刷新，否则信息就会丢失。章节：问题：Slide：31第六章 存储系统SRAM和DRAM的比较SRAM：不需要刷新，集成度低，速度快，价格贵。通常用在要求容量不大的高速存储器场合；例如：CacheDRAM：需要刷新，集成度高，速度慢，价格便宜。主要用在容量大，速度要求不高的场合，例如：主存。章节：问题：Slide：32第六章 存储系统存储芯片与CPU芯片的连接在CPU工作周期中，增加了等

12、待周期TW对总线（例：地址总线等）增加驱动章节：问题：Slide：33第六章 存储系统6.4 主存储器及存储器扩充片选输入片选输入输入输入输出输出G1 G2A G2BC B AY7 Y0 1 0 00 0 01 1 . 1 0(仅Y0有效） 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 . 0 1(仅Y1有效）1 1 0 1 11 1 0 1 1 11 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 174LS138译码

13、器真值表章节：问题：Slide：34第六章 存储系统位扩展举例章节：问题：Slide：35第六章 存储系统字扩展举例章节：问题：Slide：36第六章 存储系统字位扩展举例章节：问题：Slide：37第六章 存储系统6.4.2 6.4.2 提高访问存储器速度的方法提高访问存储器速度的方法6.4.2.2 单体多字系统单体多字系统6.4.2.3 多体并行交叉存取系统多体并行交叉存取系统6.4.2.1 双口双口RAMRAM章节：问题：Slide：38第六章 存储系统6.4.2.2 单体多字系统单体多字系统W位W位W位W位地址寄存器W位主存控制器存储体数据寄存器单字长寄存器章节：问题：Slide：39

14、第六章 存储系统单体多字系统（也称并行访问多字）：在一个存储周期内，读出顺序的多个字，假设一起读出n个字，则存储带宽提高了n倍。但主存价格并没有增加多少，地址寄存器、译码器、存储体都是一个只是每个存储单元包含了n个字。如上例4个字。采用并行访问多字的前提是：指令和数据必须是连续存放的；如果遇到转移指令或数据是随机分布时，存储器带宽就会显著下降；章节：问题：Slide：40第六章 存储系统6.4.2.3 多体并行交叉存取系统多体并行交叉存取系统高位交叉编址：体号放在存储地址的高位低位交叉编址：体号放在存储地址的地位多体并行存储系统是由多个存储模块组成。每个模块具有相同的存储容量和速度，并且有自己

15、的地址寄存器、数据寄存器、地址译码器、读写电路和驱动电路。一个模块又叫一个存储体，多个存储体能并行工作，又能交叉工作。章节：问题：Slide：41第六章 存储系统2n2n+13n-101n-1n2n-13n4n-1地址译码器体 号 体内地址 M2M3M0M1n+13n+1图4-21高位交叉编址的多体存储器.章节：问题：Slide：42第六章 存储系统 4.21图中程序和数据是按顺序从第一个体开始存放，一个体存满后，在存入下一个体。单元地址也是从第一个体开始编址，编满后，在编址下一个体。 高位交叉编址的多体并行系统可以实现完全并行工作。只要合理调动，使不同的请求源同时访问不同的体，便可以实现并行

16、工作。 并行工作是指同时启动n个体，同时读出，不过同时读出的n个字在总线上需分时传送。高位交叉编址高位交叉编址章节：问题：Slide：43第六章 存储系统264n-2044n-414n-334n-1M2M3M0M157地址译码器体内地址 体 号 图4-22 低位交叉编址的多体存储器章节：问题：Slide：44第六章 存储系统低位交叉编址低位交叉编址可以在不改变每个存储体存储周期的前提下，提高存储器的带宽。采取的方式为（1）n个体同时启动（2）n个体分时启动分时启动的读取原理：（1）：在图4.22中，CPU送出同一个体内地址，并分时送出不同的体号；（2）：对于每一个存储体，存储周期并没有改变，但

17、由于CPU交叉访问各个分体，使4个分体读写操作重叠进行，即在一个存储周期内，4个分体同时工作，最终在一个存储周期里，存储器实际上向CPU提供了4个存储字，但到总线上不能重叠，所以需经“总线控制”再送CPU。章节：问题：Slide：45第六章 存储系统单体访存周期单体访存周期启动存储体1启动存储体0启动存储体2启动存储体3图图4.23 44.23 4个存储器体交叉访问的时间关系个存储器体交叉访问的时间关系章节：问题：Slide：46第六章 存储系统问题的提出：1、I/O设备访存级别高于CPU，为避免CPU等待I/O访存，可以预先将CPU要访问的内容提前放入缓存中，这样，CPU可以直接从缓存中读取

18、信息；2、主存速度的提高始终跟不上CPU的发展速度，因此提出在主存与CPU之间增加中间级Cache，Cache的存储速度接近CPU，高于主存；3、程序和数据在主存中存放都是连续的，并且有些指令和数据还执行多次，如循环程序和子程序。所以CPU在执行程序和数据时，访存具有相对的局部性。章节：问题：Slide：47第六章 存储系统6.5 高速缓冲存储器（高速缓冲存储器（Cache).012m-1字块0字块1字块M-1主存块号 块内地址m位b位M块B个字.字块0字块1字块M-1标记 块号 块内地址c位b位C块B个字图4.24MC主存缓存章节：问题：Slide：48第六章 存储系统Cache工作原理简介

19、工作原理简介主存和Cache都分成若干块，块内又包含若干字，块的大小都相等。主存与Cache地址表示如图4.24所示。CPU访问Cache命中与不命中：任何时刻都有一些主存块处在缓存块中，CPU欲读取主存某字时有两种可能（1）所需要的字已在缓存中，就可以直接从缓存中读取（一次传送一个字），这叫CPU访问Cache命中；（2）所要字不在缓存中，这时需要将该字所在主存整个块调入缓存，Cache 与主存之间是整个块传送，把后种情形也叫CPU访问Cache 不命中；标记：每一个缓存块都设置了一个标记，该标记表示当前存放的是哪一个主存块，即标记的内容相当于主存块号之类的信息；M：表示主存块数；主存块地址

20、为m位，M=2mC：表示缓存块数，缓存块地址为c位,C=2cB：表示一块内包含的字数，块内地址为b位，B=2b章节：问题：Slide：49第六章 存储系统主存Cache地址映射变换机构块号 块内地址块号 块内地址CPUCache存储体Cache替换机构主 存 可装进？命中？直接通路Cache地址数数 据据 总总 线线地 址 总 线访问主存装进CacheyyNN图4.25 缓存Cache 的基本结构图章节：问题：Slide：50第六章 存储系统缓存缓存Cache 的基本结构图的基本结构图21、Cache存储体：以块为单位与主存交换信息，为加快Cache与主存之间的信息调动，主存大多采用多体结构，且Cache访存的优先级最高；2、地址映射变换结构：将CPU送来的主存地址转换为Cache地址。主要是主存块号与Cache块号之间的转换，而地址变换又与主存地址以什么算法转换成Cache地址有关，这成为地址映射。地址映射的方法有;(1)直接映像（2）全相联映像（3）组相联映像3、替换机构：当Cache内容已满，无法接受来自主存块的信息时，就由Cache内的替换结构按一定的替换