基于DDS技术的信号发生器

1、现代电子学实验报告姓名:2021级电子信息科学与技术指导教师:实验题目:基于DDS支术的信号发生器完成日期:2021.10.10原创性声明本人声明本实验报告涉及的电路图、程序代码均为自己设计,没有抄袭他人的成果.特此声明！声明人：陈思摘要 1.1 .实验目的 2.2 .实验原理及内容 2.2.1 实验的总体结构 2.2.2 实验的理论根底和原理 3.3 .实验内容 4.4 .实验设计与测试 5.4.1 频率限制模块 5.4.2 按键选择模块 7.4.3 正弦波信号产生模块 8.4.4 总体测试 135 .实验结论与测试 146考文献 1.5摘要函数信号发生器简介在频率合成Fs,Frequenc

2、ySynthesis领域中,直接数字合成DirectDigitalSynthesisDDS是近年来新的FS技术.单片集成的DDST品是一种可代替锁相环的快速频率合成器件.因其精度高、 变换频率快、 输出波形失真小成为优先选用技术.具体表达在频带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、限制灵活方便等方面,并具有极高的性价比.DDS 以稳定度高的参考时钟为参考源,通过精密的相位累加器和数字信号处理,通过高速 D/A 变换器产生所需的数字波形通常是正弦波形,这个数字波形经过一个模拟滤波器后,得到最终的模拟信号波形.函数信号发生器在生产实

3、践和科技领域有着广泛的应用.本设计是采用了 EDA 技术设计的函数信号发生器.此函数信号发生器的实现是基于 VHD 印言描述各个波形产生模块,然后在 QuartusII 软件上实现波形的编译,仿真和下载到 Cyclone 芯片上.基于DD限术的信号发生器1.实验目的1 .掌握 DDS率合成原理；2 .掌握正弦信号产生的原理；3 .掌握 MCU8951IP 核合成任意频率脉冲信号的设计；4 .掌握给定一个频率字或相位字用按键改变频率合成正弦信号的设计.5 .QuartusII 软件上实现波形的编译,仿真和下载到 Cyclone 芯片上2.实验原理2.1实验的总体结构直接数字频率合成器 DDS 勺

4、组成见图 1.图 1DDS 原理简图它由相位累加器、只读存储器ROM数模转换器DAC及低通平滑滤波器LPF构成.在时钟脉冲的限制下,频率限制字 K 由累加器累加得到相应的相码,相码寻址 ROMS行相码-幅码变换输出不同的幅度编码,再经过数模变换器得到相应的阶梯波,最后经低通波器对阶梯波进行平滑,即得到由频率限制字 K 决定的连续变化的输出波形.2.2实验的理论根底和原理DDS 是以数控振荡器的方式产生频率、相位和幅度可限制的信号波形.电路结构包括基准时钟、相位累加器、幅度/相位转换电路ROM、D/A 转换器DAC 和低通滤波器,系统时钟CLK由一个稳定的晶体振荡器产生,它用于同步频率合成器的各

5、个局部.相位累加器是DDS 勺核心,它由 N 位加法器和 N 位相位存放器级联构成,完成相位累加工作.每输入一个时钟脉冲 CLK 加法器将输入的 N 位频率限制字和相位存放器输出的累加相位数据相加,产生新的相位数据,并送至相位累加器的输入端.然后,相位存放器将新相位数据反应到加法器的输入端,使加法器在下一个时钟的作用下继续产生新的相位数据.当相位存放器溢出时,将整个相位累加器置零,从而完成一个周期性的输出.相位累加器的溢出频率即为 DDS 勺合成输出信号频率.性能指标：1.输出带宽当频率限制字 K=1 时即：向相位累加器中送入的累加步长为 1,那么输出的最低频率为最低输出频率可到达 mHz,甚

6、至更低,可以认为 DDS 的最低合成频率为零频.DDS 最高输出频率受限于系统时钟频率和一个周波波形系列点数,在时钟频率为 fc、采样点数为 M存储深度下,最高输出频率为：f=fc.M这是一个比拟大的数值,所以,DD守目对其它频率合成技术,具带宽得到了极大的提升.fmin=fc/2N式中,fc 为系统时钟频率,N 为相位累加器的位数.当相位累加器位数很高时,2.频率、幅度、相位分辨率频率分辨率也就是频率的最小步进量,其值等于 DDS 的最低合成频率.f-f0min-fc.2根据相位累加器位数的不同有着不同的频率分辨率.由 DDSR 低合成频率接近零频知,其频率分辨率可到达零频.所以 DDSff

7、i 比其它频率合成技术有精密的频率分辨率.精细频率分辨率使得输出频率十分逼近连续变化.幅度的分辨率决定于幅度限制的 DAC 的位数：V=Vref/2N式中,N 为幅度限制的 DAC 的位数,Vref 为幅度限制的 DAC 的参考电压.相位差的分辨率与一个周波采样点数 M 成反比,P=360/M从上可看出,DDS 技术可根据实际需要,对频率分辨率、 幅度分辨率以及相位差分辨率进行灵活限制.3 .实验内容1 实验内容 1:根据?EDA 技术实用教程?中的相关内容,完成仿真,并由仿真结果进一步说明 DDS 的原理.完成编译和下载.选择模式 1;其中键 2、键 1 输入 8 位频率字 FWORD;键

8、4、键 3 输入 8 位相位字 PWORD此例中只将相位字设为常数；利用 GW48系统ADDA板上的10位 D/A输出波形,用示波器观察输出波形 示波器探头接 ADDA板的“PA输出口.注意,FPGAEP1C3与 ADDA设为 B 型板上 A/D 的引脚连接锁定参考附图 1.注意翻开实验箱上的+/-12V 电源.实验中,clock.可以选择 12MHz 或 50MHz 作为 A/D 的工作频率；按动键 2,键 1 可以看到输出正弦波频率的提升.(2)实验内容 2:例 11-14 后的程序将 32位频率字作了截断,是 8 位.如果不作截断,修改其中的程序,并设法在 GW48 实验系统上完成实验(

9、提示,增加 2 个锁存器与单片机通信).(3)实验内容 3:将上例改成频率可数控的正交信号发生器,即使电路输出两路信号,且相互正交,一路为正弦(sin)信号,一路为余弦(cosX 号(此电路可用于正交方式的信号调制解调).(4)实验内容 4:利用上例设计一个 FSK 信号发生器,并硬件实现之.(5)实验内容 5:利用 VHDL 完成 10 位输出数据宽度的移相信号发生器的设计,其中包括设计正弦波形数据 MIF 文件(数据深度 1024、 数据类型是 10 进制数)； 给出仿真波形.最后进行硬件测试,对于 GW48 系统,选择模式 1:时钟接法参考以上实验 1-28);用键 4、3 限制相位字

10、PWORD 输入,键 2、 1 限制频率字 FWORD 输入.观察他们的李萨如图形.然后修改设计,增加幅度限制电路(可以用一乘法器限制输出幅度)；最后可利用 MATLAB 设计和硬件实现.4 .实验设计与测试4.1 频率限制模块代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFREQUENCYISPORT(CLK:INSTD_LOGIC;A:INSTD_LOGIC_VECTOR(4DOWNTO0);-设置 A 的初值FOUT:OUTSTD_LOGIC);END;ARCHITECTUREo

11、neOFFREQUENCYISSIGNALFULL:STD_LOGIC;BEGINP_REG:PROCESS(CLK)VARIABLECNT1:STD_LOGIC_VECTOR(4DOWNTO0);BEGINIFCLKEVENTANDCLK=1THENIFCNT1=11111THENCNT1:=A;当 CNT1 计数计满时,输入数据 D 被同步预置给计数器CNT1FULL=1;-同时使溢出标志信号 FULL 输出为高电平ELSECNT1:=CNT1+1;否那么继续作力口 1 计数FULL=0;-且输出溢出标志信号 FULL 为低电平ENDIF;ENDIF;ENDPROCESSP_REG;P_D

12、IV:PROCESS(FULL)VARIABLECNT2:STD_LOGIC;BEGINIFFULLEVENTANDFULL=1THENCNT2:=NOTCNT2;-如果溢出标志信号 FULL 为高电平,D 触发器输出取反IFCNT2=1THENFOUT=1;ELSEFOUTNULL;WHENOTHERS=a=d(0);-dltb=d(1);-sqrc=d(2);-sinENDCASE;ENDPROCESS;END;模块元件图4.3 正弦波信号产生模块代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;use

13、ieee.std_logic_unsigned.all;entitysinisport(clk:instd_logic;-正弦信号的相位clr:instd_logic;d:outstd_logic_vector(7downto0);-正弦函数值 end;architectureoneofsinis-结构体开始beginprocess(clk,clr)variablenum:std_logic_vector(5downto0);beginifclr=0thenddddddddddddddd=CONV_STD_LOGIC_VECTOR(250,8);d=CONV_STD_LOGIC_VECTOR(

14、254,8);d=CONV_STD_LOGIC_VECTOR(255,8);d=CONV_STD_LOGIC_VECTOR(254,8);d=CONV_STD_LOGIC_VECTOR(253,8);d=CONV_STD_LOGIC_VECTOR(250,8);d=CONV_STD_LOGIC_VECTOR(246,8);d=CONV_STD_LOGIC_VECTOR(240,8);d=CONV_STD_LOGIC_VECTOR(234,8);d=CONV_STD_LOGIC_VECTOR(227,8);d=CONV_STD_LOGIC_VECTOR(218,8);d=CONV_STD_LOG

15、IC_VECTOR(209,8);d=CONV_STD_LOGIC_VECTOR(199,8);d=CONV_STD_LOGIC_VECTOR(188,8);dwhen010000=when010001=when010010=when010011=when010100=when010101=when010110=when010111=when011000=when011001=when011010=when011011=when011100=d=CONV_STD_LOGIC_VECTOR(153,8);d=CONV_STD_LOGIC_VECTOR(141,8);d=CONV_STD_LOGI

16、C_VECTOR(128,8);d=CONV_STD_LOGIC_VECTOR(115,8);d=CONV_STD_LOGIC_VECTOR(103,8);d=CONV_STD_LOGIC_VECTOR(91,8);d=CONV_STD_LOGIC_VECTOR(79,8);d=CONV_STD_LOGIC_VECTOR(68,8);d=CONV_STD_LOGIC_VECTOR(57,8);d=CONV_STD_LOGIC_VECTOR(47,8);d=CONV_STD_LOGIC_VECTOR(38,8);d=CONV_STD_LOGIC_VECTOR(29,8);d=CONV_STD_L

17、OGIC_VECTOR(22,8);d=CONV_STD_LOGIC_VECTOR(16,8);dwhen011111=when100000=when100001=when100010=when100011=when100100=when100101=when100110=when100111=when101000=when101001=when101010=when101011=when101100=d=CONV_STD_LOGIC_VECTOR(6,8);d=CONV_STD_LOGIC_VECTOR(3,8);d=CONV_STD_LOGIC_VECTOR(1,8);d=CONV_STD

18、_LOGIC_VECTOR(0,8);d=CONV_STD_LOGIC_VECTOR(1,8);d=CONV_STD_LOGIC_VECTOR(3,8);d=CONV_STD_LOGIC_VECTOR(6,8);d=CONV_STD_LOGIC_VECTOR(10,8);d=CONV_STD_LOGIC_VECTOR(16,8);d=CONV_STD_LOGIC_VECTOR(22,8);d=CONV_STD_LOGIC_VECTOR(29,8);d=CONV_STD_LOGIC_VECTOR(38,8);d=CONV_STD_LOGIC_VECTOR(47,8);d=CONV_STD_LOG

19、IC_VECTOR(57,8);dwhen101110=when101111=when110000=when110001=when110010=when110011=when110100=when110101=when110110=when110111=when111000=when111001=when111010=when111011=when111110=ddnull;endcase;endprocess;end;模块元件图：sinIjuBcd7.-0)H的j1I田4.4 总体测试正弦波波形when111101 =dVCC,PIN34A14,PIN29-WEPIN314A15)29C04

20、0(PIN31-WE,PIN1-A18,PIN304A17,PIN34A15,PIN29-A14)27040(PIN314A18,PIN30-A17,PIN34A15,PIN29-A14)27020(PIN30-A17,PIN3-A15,27010(PIN30-VCC,PIN3-A15,注意,PIO62 同时是键 11 的信号线PIN294A14)P294A14)TVR1N78OVCCICO8_51 1PIO31PIO30PIO29PIO28PIO27拨码 1:ROMg 能 OM即将 CS1 接地VCCRAM/ROM 使能10KVCC拨码 1:拨码 2:拨码 4:拨码 5:拨码 6:拨码 7:拨码 8:ROM/RAM 使能,即它们的CS1 接地默认关闭向上拨,由厂家通知升级8 数码管显示开关,默认翻开应用LM311使能,见下列图ADC0809转换结束使能,见左图ADC0809 使能,默认关闭,见左图DAC0832输出滤波使能H0SS0HHH译码器 1 11 1 译码器 1 11 1 译码器 1 11 1 译码器 1 11 1 译码器 1 11 1 译码器译码器 I I 译码器I ID8PIO13$f?$f?7 7D5D4D3D2, ,D1D