计算机系统结构基础习题

1、计算机系统结构基础习题第三、四章习题一、选择题1 .对真值0表示形式唯一的机器数是_B。A.原码B.补码和移码C.反码D.以上都不对2 .某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是C。A.127127B.128128C,-128+127D.02553.用n+l位字长表示定点数（其中1位为符号位），它所能表示的整数范围是_A,它所能表示的小数范围是D。 1gmAVAGA.0<|N|<2"-1B.0<|N|<2n+1-1C.00|N|<1-2TmD.0<|N|<1-24 .设机器数采用补码形式（含1位符号位），若寄存

2、器内容为9BH,则对应的十进制数为C。tZSg2HI。A.-27B.-97C.-101D.1555 .若9BH表示移码（含1位符号位），其对应的十进制数是A移码符号位用1表示正数，用0表示负数TpV8gIx。A.27B.-27C.-101D.1016.设寄存器内容为，（移码，符号位为1,表示正0）若它等于0,则为DOA.原码B.补码C.反码D.移码'7.设寄存器内容为，若它等于-128,则为BoA.原码B.补码C.反码D.移码8.设寄存器内容为，若它等于-127,则为C。A.原码B.补码C.反码D.移码9.设寄存器内容为，若它等于-0，则为AoA.原码B.补码C.反码D.移码10 .设

3、寄存器内容为，若它等于A.原码B.C反码D.11 .大部分计算机内的减法是用A将被减数加到减数中+127,则为。补码移码实现。B从被减数中减去减数C补数的相加D从减数中减去被减数12补码力口减法是指。A.操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B.操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减法相同C.操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D.操作数用补码表示，有数符决定两数的操作，符号位单独处理13在原码一位乘中，符号位单独处理，参加操作的数是。A原码B补码C绝对值D绝对值的补码14两补码相加，采用1为符

4、号位，则当时，表示结果溢出A最高位有进位B最高位进位和次高位进位异或结果为0C最高位为1D最高位进位和次高位进位异或结果为115 .在定点机中执行算术运算时会产生溢出，其原因是。A.主存容量不够B.运算结果无法表示。C.操作数地址过大D.以上都不对16 .在浮点机中，下列说法是正确的。A.尾数的第一数位为1时，即为规格化形式。B.尾数的第一数位与数符不同时，即为规格化形式。C.不同的机器数有不同的规格化形式。D.尾数的第一数位为0时，即为规格化形式。17. 在浮点机中，判断原码规格化形式的原则是。A.尾数的符号位与第一数位不同B.尾数的第一数位为1,数符任意。计算机系统结构基础习题C.尾数的符

5、号位与第一数位相同D.阶符与数符不同18. 在浮点机中，判断补码规格化形式的原则是。A.尾数的第一数位为1,数符任意。B.尾数的符号位与第一数位相同。C.尾数的符号位与第一数位不同。D.阶符与数符不同。, 算术右移一位得19. 设机器数字长8位（含1位符号位），若机器数BHA为原码，则算术左移一位得。17XdJlr。AF4HEDHB.B4H6DHCF4H9DHD.B5HEDH20. 运算器的主要功能是进行。A.算术运算。B.逻辑运算C.算术逻辑运算D.初等函数运算21.运算器由许多部件组成，其核心部分是其核心部分是。A.数据总线B.算术逻辑运算单元C.累加寄存器D.多路开关22. 定点运算器用

6、来进行。A.十进制数的加法运算B.定点运算C.浮点运算D.既进行浮点运算也进行定点运算。23. 串行运算器结构简单，其运算规律是A.由低位到高位先行进行进位运算B.由高位到低位先行进行进位运算C.由低位到高位逐位运算D.由高位到低位逐位运算24. 四片74181和一片74182相配合，具有如下种仅为传递功能。A.行波进位B.组（小组）内并行进位，组（小组）间并行进位C.组（小组）内并行进位，组（小组）间行波进位D.组内行波进位，组间并行进位25. 早期的硬件乘法器设计中，通常采用加和移位相结合的方法，具体算法是，但需要有控制。A.串行加法和串行移位触发器B.并行加法和串行左移计数器C.并行加法

7、和串行右移计数器D.串行加法和串行右移触发器25. 下面有关浮点运算器的描述中，正确的是（多项选择）。A.浮点运算器可用两个松散连接的顶点运算部件（阶码部件和尾数部件）来实现B.阶码部件可实现加、减、乘、除四种运算C.阶码部件只进行加、减和比较操作D.尾数部件只进行乘、除操作26. 计算机中表示地址时，采用。A.原码B.补码C.反码D.无符号数27. 浮点数的表示范围和精度取决于.A.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D.阶码的机器数形式和尾数的机器数形式28. 在浮点机中是隐含的。A.阶码B.数符C.尾数D.基数29 .ALU属于。A时序电

8、路B组合逻辑电路C控制器D寄存器30 .在运算器中不包含。A状态寄存器B数据总线CALUD地址寄存器31、下列叙述中正确的是。（多项选择）A定点补码运算时，其符号位不参加运算B浮点运算可由阶码运算和尾数运算两部分组成C阶码部件在乘除运算时只进行加、减操作D浮点数的正负由阶码的正负符号决定E尾数部件只进行乘除运算32 加法器采用先行进位的目的是。A优化加法器的结构B节省器材C加速传递进位信号D增强加法器结构33 在定点补码运算器中，若采用双符号位，当时表示结果溢出。A双符号位相同B双符号位不同C两个正数相加D两个负数相加34 下列说法中是错误的。A符号相同的两个数相见时不会产生溢出的B符号不同的

9、两个数相加是不会产生溢出的C逻辑运算是没有进位或错位的运算D浮点乘除运算需进行对阶操作35 采用规格化的浮点数是为了。A增加数据的表示范围B方便浮点运算C防止运算时数据溢出D增加数据的表示精度36 .在浮点数加减法的对阶过程中，。A.将被加（减）数的阶码向加（减）数的阶码看齐B.将加（减）数的阶码向被加（减）数的阶码看齐C.将较大的阶码向较小的阶码看齐D.将较小的阶码向较大的阶码看齐二、填空题计算机系统结构基础习题1 .设机器数字长8位（含1位符号位），若机器数为80H（十六进制），当它分别代表原码、补码、反码、和移码时,等价的十进制整数分别为A、B、C口DouPg7NNf2 .采用浮点表示时

10、，若尾数为规格化形式，则浮点数的表示范围取决于A的位数、精度取决于B的位数，C_确定浮点数的正负。ASDcxTb3 .已知寄存器位数为8位，机器数取1位符号位，设其内容为当它代表无符号数时，逻辑左移一位后得A,逻辑右移一位后得Bo当它代表补码时，算术左移一位后得C,算术右移一位后得Do8hZnvT44 .浮点运算器由A禾口B组成，它们都是C运算器。前者只要求能执行D运算，而后者要求能进行E运算。njwyEK3。5 .现代计算机中，通常将运算器和A制作在一个芯片内，称为B芯片。6 .先行进位指的是A。7 .运算器由许多部件组成，除寄存器外，其核心部件是A,记为B。8 .若移码的符号为1,则该数为

11、A数:若符号为0,则为B数。9 .在原码、补码、反码和移码中，A对0的表示有两种形式,B_对0的表示只有中形式。ti1xIhW。10 .设机器字长位8位，-1的补码在整数定点机中表示为A,在小数定点机中表示为Bo8JHVdxe三、问答题1 .设浮点数字长16位，其中阶码5位（含1位阶符），尾数11位（含1位数符），写出（-29/1024）对应的浮点规格化数的原码、补码、反码、和阶码用移码、尾数用补码形式。GwvHw6k2 .已知十进制数x=-41,y=+101,设机器数字长8位（含1位符号位）计算x+y补和x-y补，并给出相应的Z（零标志）、V（溢出标志）和C（进位标志）。iGq39on%3

12、.已知十进制数x=25/32,y=-21/64,设机器数字长8位（含1位符号位）计算x+y补和x-y补，并给出相应的Z（零标志）、V（溢出标志）和C（进位标志）。Z95Tco&4 .已知二进制数x=-0.1100,y=0.1001,按一位乘法计算x*y,要求列出详细过程，机器数形式自定。cQcJwZA_10_115 .设X0.11012,Y0.1111211其阶码5位（含2位阶符），补码表示；尾数7位（含2位数符），补码表示；求X+Y=>6 .在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？参考答案一、选择题1.B2.C3.ADD4.C5.ArB0R8746.D

13、7.B8.C9.A10.D11.C12.C13.C14.D15.B16.C17.B18.C19.C20.C21.B22.B23.C24.B25.C26.D27.C28.D29.B30.D31.BC32.C33.B34.D35.D36.DF0HueEU。二、填空题1 .A.-0B.-128C.-127D.±02A阶码B.尾数C.数符3 .A.11101010B.01111010C.11101010D.111110104 .A.阶码运算器B.尾数运算器C.定点D.加减E.加减乘除5 .A.控制器B.CPU6 .A.高位的进位不必等低位的进位产生后再形成，高位的进位与低位的进位同时产生7

14、.A.算术逻辑运算单元B.ALU8 A.正B.负9 .A.原码、反码B.反码、补吗10.A.1,1111111B.1.0000000三、问答题1.设：x=（-29/1024）io=-0.0000011101=2-101X（-0.1110100000）VOKO9loX 原=1，0101；1.1110100000Y 补=1，1011；1.0001100000Z 反=1，1010；1，0001011111阶码用移码，尾数用补码的机器数形式是0，1011；1.00011000002. X补=11010111Y补=01100101-Y补=10011011x+y补=凶补+Y补=0,Z=0,V=0,C=Ax

15、-y补=凶补+-Y补=0,Z=0,V=1,C=13. x+y补=0.0111010，Z=0.V=0,C=1x-y补=1.0001110,Z=0,V=1,C=0（过程略）4. 按原码一位乘做乘法计算xy原=1.01101100,则xy=-0.01101100（过程略）701MaNn5. 解：X补=00，010；00.11010Y补=00,011；11.000101）对阶：勾产jx扑-及扑=00,01000,011 = 11,111计算机系统结构基础习题即)=-1,则X的尾数右移一位，阶码加1,则凶价=00,011;00.011012)尾数求和SX补+SY补=00.01101+11.00010=1

16、1.01111即X+Y补=00，011；11.01111。3)规格化X+Y补是规格化形式。4)阶符为“00”，不溢出。则X+Y=(-0.10001)X20116. 定点机中采用单符号位判断补码加减运算是否溢出有两种方案。(1) 参加运算的两个操作数(减法时减数需连同符号位在内每位取反，末位加1)符号相同，结果的符号又与操作数的符号不同，则为溢出。Wv50V4u(2) 求和时最高位进位与次高位进位异或结果为1时，则为溢出。第五章习题一、选择题1. 存取周期是指。A存储器的写入时间B存储器进行连续写操作允许的最短间隔时间C存储器进行连续读或写操作所允许的最短间隔时间D以上都不对2. 和辅存相比，主

17、存的特点是。A容量小，速度快，成本高B容量小，速度快，成本低C容量大，速度快，成本高D容量大，速度慢，成本高3. 一个16K*32位的存储器,其地址线和数据线的总和是。A48B46C36D354. 一个512KB的存储器，其地址线和数据线的总和是。A17B19C27D225. 某计算机字长是16位，它的存储容量是64KB,按字编址，它的寻址范围是。A64KB32KBC32KD16K6. 某一RAMIK片，其容量为512*8位，除电源和接地端外，该芯片引出线的最少数目是。akKOlY%A21B17C19D187. 某一RAME片，其容量为32K*8位，除电源和接地端外，该芯片引出线的最少数目是。

18、IsTZHqMA25B40C23D248. 若主存每个存储单元为16位，则。A其地址线为16根B其地址线数与16无关C其地址线数与16有关D以上描述均错误9. 某存储器容量为32K*16位，则。A地址线为16根，数据线为32根B地址线为32根，数据线为16根C地址线为15根，数据线为16根D地址线为15根，数据线为32根10. 下列叙述中是正确的。A主存可由RA防口ROMS成B主存只能由ROMS成C主存只能由RAMfi成D以上描述均错误11. EPROM是指。A只读存储器B可编程的只读存储器C可擦除可编程的只读存储器D电可擦除可编程的只读存储器12.下述说法中是正确的。A半导体RAMB息可读可

19、写，且断电后仍能保持记忆B动态RAM!易失性RAM而静态RA耐的存储信息是不易失的C半导体RAM是易失性RAM而静态RAMH有在电源不掉电时，所存信息是不易失的D动态RAMtf静态RA丽的存储信息都是不易失的13 .主存和CPU间增加高速缓冲存储器的目的是。A解决CPUW主存之间的速度匹配问题B扩大主存容量C既扩大主存容量，又提高存取速度D解决主存容量不足的问题14 .在程序的执彳f过程中，Cache与主存的地址映射是由。A操作系统来管理的B程序员调度的C由硬件自动完成的D以上均不正确15 .Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。sXvygz5。

20、A直接映射B全相联映射C组相联映射D部分相联LWwZjXD。16 .下列器件中存取速度最快的是。ACacheB主存C寄存器D硬盘AOGeMO。f二、填空题1. 主存、快速缓冲存储器、通用寄存器、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是_A。jD4aOUt。2. A、B口C组成三级存储系统，分级的目的是D。pqSMY053. 半导体静态RAMK据A存储信息.半导体动态RAMK据B存储信息。ZKWKKlh4. 动态RAMR据A的原理存储信息，因此一般在B时间内必须刷新一次。5. RAM的速度指标一般用A_表示。6. 动态半导体存储器的刷新一般有_A_和_B_两种方式，之所以刷新是因为

21、_C_。fRCKPhx。7. 半导体静态RAM®行读/写操作时，必须先接受A信号、再接受B和_C信号。T9n4xmu8. 欲组成一个32K*8位的存储器，当分别选用1K*4位，16K*1位，2K*8位的三种不同规格的存储芯片时，各需_A_、B和_。片。KdqHVTy9. 欲组成一个64K*16位的存储器，若选用32K*8位的存储芯片，共需_A_片；若选用16K*1位的存储芯片，则需B一片；若选用1K*4位的存储芯片共需_C片。S5AWggZ10. 主存储器容量通常以KB为单位，其中K=A硬盘的容量通常以GB为单位，其中G=B。8ZLDtYE11. 主存储器为1MB等于AKR又可表示为

22、Bo12. 当我们说16位微机的主存储器容量是640KB时，表示主存储器有A字节存储空间.地址号从B到_C_（本题均要求写出十进制各位数值）dYlOcOd。13. 主存和Cache的地址映像方法很多，常用的有_A、_B和_C三种，在存储管理上常用的替换算法是D和E。vwwyCae。14. Cache的命中率是指_A，命中率与_B有关。15. Cache是一种A存储器,用来解决CPUUf主存之间B不匹配的问题。现代的Cache可分为C和D两级，并将E和F分开设置。ASmQoYG16. 计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flash，（4）EPROM，（5）硬盘存储

23、器，（6）软盘存储器。其中非易失的存储器有_A；具有在线能力的有_B；可以单字节修改的有_C；可以快速读出的存储器包括D。V5y7Obm。17. 如果Cache的容量为128块，在直接映像下，主存中第i块映像到缓存第A块。18. 在CachL主存的地址映像中，A灵活性强,B成本最高。19. 在写操作时，对Cache与主存单元同时修改的方法称为A若每次只暂时写入Cache,直到替换时才写入主存的方法称为_B。2JyJoml。20. 一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变为A映像;当n=M时，该Cache成为_B映像。LtMh8Vd。21. 层次化存储器结构设计

24、的依据是_A。22. 一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为A位，组地址为B_位，字块内地址为C_位。6xaFHFb。三、问答题1.试比较RAMBROM2试比较静态RAMF口动态RAM3. 存储器的主要功能是什么?如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次?q1Ca4aa。4. 什么是刷新？刷新有几种方式？简要说明之5. 存储芯片内的地址译码有几种方式？是分析它们各自的特点及应用场合。6. 简述主存的读/写过程7. 提高访存速度可采取哪些措施？8. 什么是快速缓冲存储器，它与主存有什么关系？9. 什么

25、是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？10. 使用4K*8位的RAM芯片组成一个容量为8K*16位的存储器，画出结构框图，并标明途中信号线的种类、方向和条数。MciqTnt。计算机系统结构基础习题11. 设CPU共有16根地址线，8根数据线，并用M您Q作为访存控制信号(低电平有效)，用n作为读/写控制信号(高电平为读，低电平为写)。现有下列存储芯片：1K*4位RAM4K*8位RAM2K*8位ROMZ及74138亿马奇和各种门电路，如图4.14所示。画出CPU与存储芯片的连接图，要求：XBy3edd(1)主存地址空间分配：8000H-87FFH微系统程序区；8800

26、H-8BFFH为用户程序区。(2)合理选用上述存储芯片，说明各选几片。(3)详细画出存储芯片的片选逻辑。12. 在32题给出的条件下，画出CPUT存储芯片的连接图，要求；(1)主存地址空间分配：A000-A7FFH微系统程序区；A800H-AFFH用户程序区。(2)合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。(3)详细画出存储芯片的片选逻辑。13某计算机的主存容量为256K字，cache的容量为2K字，每个字块为16字，访存地址为字地址，问：el3J32g。(1)该cache可以容纳多少个块？(2)主存的地址有多少位？(3)在二路组相联映像方式下，设计主存的地址格式

27、，画出主存地址格式图。14.某计算机的cache的容量为2K字，每块为16字。问：该cache可以容纳多少个块？若主存容量是256K字，则有多少个块？主存的地址有多少位？在直接地址映像方式下，主存中的第129块映彳t到cache中的哪一块？画出主存地址格式图。参考答案一、选择题1.C2.A3.B4.C5.C6.C7.A8.B4FeBDsx9.C10.A11.C12.C13.A14.C15.B16.Caq7Tk8n。二、填空题1 .A.通用寄存器、快速缓冲存储器、主存、磁盘、磁带2 .A.CacheB.主存C.辅存D.提高访问速度、扩大存储容量3 .A.触发器原理B.电容存储电荷原理4 .A.电

28、容存储电荷B.2ms5 .A.存取周期6 .A.集中刷新B.分散刷新C.存储电荷的电容放电7 .A.地址B.片选C.读/写8 .A.64B.16C.169 .A.4B.64C.25610 .A.1024B.23011 .A.1024B.220B12 .A.655360B.0C.65535913 ,A.直接映像B.全相联映像C;.组相联映像D.先进先出算法(FIFO)E.近期最少使用算法(LRU)14 .A.CPU要访问的信息已在Cache中的比率B.Cache的块长和容量15 .A.高速缓冲B.速度C.片载CacheD片外CacheE.指令CacheF.数据Cached8Q2Tlt。16 .A

29、.B.C.D.17 .A.imod12818 .A.全相联映像B.全相联映像19 .A.写直达法B.写回法20 .A.直接B.全相联21 .A.程序访问的局部性22 .A.9B.4C.5三、问答题1. RAM1随机存取存储器，在程序的执行过程中既可读出又可写人ROha只读存储器，在程序执行过程中只能读出信息，不能写人信息。dHY0NL4。2. 静态RAMK动态RAMTB属随机存储器，即在程序的执行过程中既可读出又可写人信息。但静态RAMS触发器原理存储信息只要电源不掉电，信息就不丢失；动态RAM1电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息也会丢失，故需再生。qJMhZq5。

30、3. 存储器的主要功能是存放程序或各类数据。通常用存储容量、存取周期以及存储器的带宽(每秒从存储器读出或写入二进制代码的位数)三项指标来反映存储器的性能。为了扩大存储器容量和提高访存速度，将存储系统分成若于不同层次，有Cache主存层次和主存辅存层次。前者为使存储器与CPU1度匹配，在CPU和主存之间增设Cache高速缓冲存储器，其容量比主存小，速度比主存快，用来存放CPUlt近期要用的信息，CPUW直接从Cache中取到信息，从而提高了访存速度。后者为扩大存储器容量，把主存和辅存统一成一个整体，从整体上看，速度取决于主存，容量取决于辅存，称为虚存。CPU只与主存交换信息，但程序员可用指令地址

31、码进行编程，其位数与虚存的地址空间对应。PwWFeoZ4 .动态RAMB电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写人（恢复），这一过程称为刷新，刷新是一行一行进行的，由UPU自动完成。JzfRL29。刷新通常可分集中刷新和分散刷新两种。集中刷新即在2ms时间内，集中一段时间对存储芯片的每行刷新一遍，在这段时间里不能对存储器进行访问，即所谓死时间。分散刷新是将存储系统周期分为两半，前半段时间用来进行读/写操作，后半段时间用来进行刷新操作，显然整个系统的速度降低了，但分散刷新没有存储器的死时间。还可将这两种刷新结合起

32、来，即异步刷新，这种刷新可在2ms时间内对存储芯片的每一行刷新一遍，两行之间的刷新间隔时间为2ms/芯片的行数。g31n30o。5 .存储芯片内的地址译码有两种方式，一种是线选法，适用于地址线较少的芯片。其特点是地址信号只须经过一个方向的译码就可选中某一存储单元的所有位。另一种是重合法（双重译码），适用于地址线较多的芯片。其特点是地址线分成两组，分别经行、列两个方向译码，只有行、列两个方向均选中的存储元才能进行读/写。j1JKOMs。6 .主存储器的读出过程是：CPU先给出地址信号，然后给出片选（通常受CPU访存信号控制）信号和读命令，这样就可将被选中的存储单元内的各位信息t至存储芯片的数据线

33、上。wHa5mYy主存储器的写人过程是：CPU先给出地址信号，然后给出片选（通常受CPU访存信号控制）信号和写命令，并将欲写人的信息送至存储器的数据线上，这样，信息便可写人到被选中的存储单元中。5SMkyNc7 .提高访存速度可采取三种措施。（1）采用高速器件，选用存取周期短的芯片，可提高存储器的速度。（2）采用Cache,CPU将最近期要用的信息先调人Cache,而Cache的速度比主存快得多，这样CPU®次只需从Cache中取出（或存人）信息，从而缩短了访存时间，提高了访存速度。xMMIlbo。（3）调整主存结构，如采用单体多字结构（在一个存取周期内读出多个存储字，可增加存储器的

34、带宽），或采用多体结构存储器（参考第16题答案）。1GOQBgL8 .快速缓冲存储器是为了提高访存速度，在CPUW主存之间增设的高速存储器，它对用户是透明的。只要将CPU©近期需用的信息从主存调人缓存，这样CPU1次只需访问快速缓存就可达到访问主存的目的，从而提高了访存速度。主存的信息调人缓存要根据一定的算法，由CPU自动完成。凡是主存和缓存已建立了对应关系的存储单元，它们的内容必须保持一致，故凡是写人缓存的信息也必须写至与缓存单元对应的主存单元中.swld0Z5。9 .所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地

35、簇聚。存储系统的Cache-主存级和主存-辅存级都用到程序访问的局部性原理。对Cache-主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。对主存-辅存级而言，把程序中访间频度高、比较活计算机系统结构基础习题跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。vAkeY4X10.用4片4KX8位的RAMK片可组成容量为8Kx16位的存储器，其结构框图如图5.1所示。图5.1第10题答案11.根据主存地址空间分配，选出所用芯片类型及数量。即A15AnAAAoRJ3WT2110000000000000002K100010111111111110001000000

36、000001K100010111111111110101100000000001K1010111111111111X8位ROM1片RrWvgja。X4位RAM/8vKe6Yt。X4位RAM/DSsbFZsCPUf存储芯片的连接图如图5.2所示。IKX4位RAM1KX4位RAM图5.2第11题答案12. 根据主存地址空间分配，对应A000HA7F欷程序区，选用一片2Kx8位RAMK片；对应A80f1HAFFFH用户程序区，选用4片1Kx4位RAM芯片。每片存储芯片的地址范围如下。CPUT存储芯片的连接图如图5.3所示。dks0MUVA15AllAAAotjVQltF1 01000000000 0

37、0002K1 01001111111 11111 01010000000 00001K1 01010111111 11111 01011000000 00001KX8 位 ROM 1 片 laVvlsYX4 位 RAM/ THZfoYSX4 位 RAM/ VSGbzGP1010111111111111RAM图5.3第12题答案13. (1)2048/16=128块(2)256K=218,主存地址18位；(3)根据快长为16,且访存地址为字地址，得字块内地址为4位。根据二路组相联的条件，一组内有2块，则Cache共分128/2=64=26组，组地址q=6o主存字块标记为18-6-4=8位。其地址格式如下图所示：U8L4k3m卜存字块标记组地址字块内地址86414.(1) 2048/16=128块(2) 512K/16=32768块(3) 512K=219,主存地址19位；cache地址11位(4) 129mod128=1(5) 181110430ny3WIj5卜存标记块号块内地址第6章习题一、选择题:1.主机中能对指令进行译码的部件是(A) ALU (B)