时钟抖动测量_第1页
时钟抖动测量_第2页
时钟抖动测量_第3页
时钟抖动测量_第4页
时钟抖动测量_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、lingyuntian的个人空间copyBookmark· 个人博客· 好友· 专业论坛· 留言空间管理您的位置: 中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 » lingyuntian的个人空间 » 日志信号完整性分析基础系列之九时钟的抖动测量与分析上一篇 / 下一篇  2011-04-11 15:02:36 / 个人分类:高速信号设计查看( 1347 ) / 评论( 0 )

2、0;/ 评分( 0 / 0 )信号完整性分析基础系列之九              时钟的抖动测量与分析                         

3、60;               张昌骏  美国力科公司深圳代表处  摘要:本文简要介绍了时钟的抖动定义、各种抖动的应用范围、抖动的分解和基于示波器的测量与分析方法。 关键词:时钟,抖动测量,抖动分析,相位噪声,实时示波器 时钟是广泛用于计算机、通讯、消费电子产品的元器件,包括晶体振荡器和锁相环,主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大,可能出现:并行总线中数

4、据信号的建立和保持时间余量不够、串行信号接收端误码率高、系统不稳定等现象,因此时钟抖动的测量与分析非常重要。 时钟抖动的分类与定义 时钟抖动通常分为时间间隔误差(Time Interval Error,简称TIE),周期抖动(Period Jitter)和相邻周期抖动(cycle to cycle jitter)三种抖动。TIE又称为phase jitter,是信号在电平转换时,其边沿与理想时间位置的偏移量。理想时间位置可以从待测试时钟中恢复,或来自于其他参考时钟。Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。Cycle to cycle ji

5、tter是时钟相邻周期的周期差值进行统计与测量的结果。对于每一种时钟抖动进行统计和测量,可以得到其抖动的峰峰值和RMS值(有效值),峰峰值是所有样本中的抖动的最大值减去最小值,而RMS值是所有样本统计后的标准偏差。如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。图1:三种时钟抖动的计算方法 时钟抖动的应用范围 图2:收发器TX端示意图在三种时钟抖动中,在不同的应用范围需要重点测量与分析某类时钟抖动。TIE抖动是最常用的抖动指标,在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。对于串

6、行收发器的参考时钟,通常测量其TIE抖动。如下图2所示,在2.5Gbps的串行收发器芯片的发送端,参100MHz,锁相环25倍频到2.5GHz后,为Serializer(并行转串行电路)提供时钟。当参考时钟抖动减小时,TX输出的串行数据的抖动随之减小,因此,需要测量该参考时钟的TIE抖动。另外,用于射频电路的时钟通常也需测量其TIE抖动(相位抖动)。考时钟为 图3:共同时钟总线时序示意图在并行总线系统中,通常重点关注period jitter和cycle to cycle jitter。比如在共同时钟总线(common clock bus)中(如图3所示),完整的数据传输需要两个时钟

7、脉冲,第一个脉冲用于把数据IO Buffer,第二个脉冲将数据锁存到接收芯片中,在一个时钟周期内让数据从发送端传送到接收端,当发送端到接收端传输延迟(flight time)过大时,数据的建立时间不够,传输延迟过小时,数据的保持时间不够;同理,当这一个时钟的周期值偏大时,保持时间不够;周期值偏小时,建立时间不够。可见,时钟周期的变化直接影响建立保持时间,需要测量period jitter和cycle to cycle jitter。关于共同时钟总线的时序分析的详细讲解,请参考Stephen H. Hall、Garrett W. Hall和James A. McCall写的信号完整性分析书籍:H

8、igh-Speed Digital System Design。锁存到发送芯片的 另外一种常见的并行电路源同步总线(Source Synchronous bus),通常也重点测量period jitter和cycle to cycle jitter。比如DDR2就属于源同步总线,在Intel DDR2 667/800 JEDEC Specification Addendum规范中定义了时钟的抖动测试包括周期抖动和相邻周期抖动,分别如表格1中tJIT(per)和tJIT(cc),此外,还需要测量N-Cycle jitter,即N个周期的相邻周期抖动,比如表格1中tERR(2p

9、er)是连续2个周期的周期值与下2个周期的周期值的时间差,tERR(3per)是3个周期组合的相邻周期抖动,依此类推。表1:DDR2-667/800的时钟抖动要求 时钟抖动的来源和分解 时钟的抖动可以分为随机抖动(Random Jitter,简称Rj)和固有抖动(Deterministic jitter),随机抖动的来源为热噪声、Shot Noise和Flick Noise,与电子器件和半导体器件的电子和空穴特性有关,比如ECL工艺的PLL比TTL和CMOS工艺的PLL有更小的随机抖动;固定抖动的来源为:开关电源噪声、串扰、电磁干扰等等,与电路的设计有关,可以通过优化设计来

10、改善,比如选择合适的电源滤波方案、合理的PCB布局和布线。和串行数据的抖动分解很相似,时钟的抖动可以分为Dj和Rj。但不同的是,时钟的固有抖动中通常只有周期性抖动(Pj),不包括码间干扰(ISI)。当时钟的上下边沿都用来锁存数据时占空比时钟(DCD)计入固有抖动,否则不算固有抖动。 时钟抖动测量方法 在上个世纪90年代,抖动的测量方法非常简单,示波器触发到时钟的一个上升沿,使用余辉模式,测量下一个上升沿余辉在判定电平上(通常为幅度的50)的水平宽度。测量水平宽度有两种方法。第一种使用游标测量波形边沿余辉的宽度,如下图4所示。由于像素偏差或屏幕分辨率(量化误差)会降低精度,而

11、且引入了触发抖动,所以这种方法误差较大。图4:使用模拟余辉加游标来测量抖动第二种使用直方图,对边沿余辉的水平方向进行直方图统计,如下图5所示。测量直方图的最左边到最右边的间距即为抖动的峰峰值(168皮秒)。这种方法的缺点是:引入了示波器的触发抖动;一次只测量一个周期,测试效率低,某些出现频率低的抖动在短时间内不能测量到。图5:使用模拟余辉加直方图来测量抖动 随着测试仪器技术的发展与进步,目前,示波器的抖动分析软件不再是测量一两个周期波形后分析抖动,而是一次测量多个连续比特位,计算与统计所有比特位的抖动,测量的数据量非常大、效率非常高。如下图6所示为某50MHz时钟的Period抖动测

12、试,示波器的抖动测试软件可以一次测量所有周期的周期值,计算出抖动的峰峰值与有效值。图6:连续比特位的抖动测量方法将已测量的每个周期的抖动值做直方图,可以统计大数据量的抖动的峰峰值和RMS值,如下图7所示为某时钟周期抖动的直方图分析,样本数量为103k个i,周期抖动的峰峰值为80.45皮秒,周期抖动的RMS值为9.25皮秒。图7:在抖动直方图中测量峰峰值和有效值 相位噪声与TIE抖动 在一些时钟芯片的数据手册上规定了相位噪声(phase noise)的指标要求,相噪可以理解为TIE抖动在频域的表达方式,通常是使用某些频谱仪或相噪测试仪测量出来的,单位通常为dBc/Hz,比如某

13、频率为1MHz的晶振的相噪为:-145dBc/Hz 100Hz    -160dBc/Hz 1kHz    -165dBc/Hz 10kHz图8:时钟的频谱与相噪如图8所示为该时钟的频谱,在频点fc+100Hz 的功率与fc频点(即时钟频率)的功率的比值取对数后为-145dB,在频点fc+1kHz的功率与时钟频率的功率之比为-160dB,在频点fc+10kHz的功率与时钟频率的功率之比为-165dB。在安装了相噪分析软件的频谱仪(或者相噪仪)上,通过对图8的阴影部分的求面积后进行简单运算,可以得到该时钟1

14、00Hz到10kHz的TIE的RMS抖动值。对于某些精准的晶振,在某频段内的RMS抖动可以小于几百fs。由于实时示波器的抖动噪声基底大约在2ps左右,对于这类晶振的抖动测试,无法使用实时示波器的测量到,必须使用频谱仪或相噪仪测量。关于相位噪声与TIE抖动的换算,可以参考相噪测试仪厂商的技术文档。从 时钟抖动的分析 在时钟抖动测量时,可以在三个域分析抖动,即在时域分析抖动追踪(jitter track/trend)、在频域观察抖动的频谱、在统计域分析抖动的直方图。如下图9所示,左上角的F2为某100MHz时钟,P1是时钟的TIE参数测量;右上角的F3是TIE抖动的直方图,直方

15、图不是高斯分布,可见时钟存在固有抖动。图9:时钟抖动在时域、频谱、统计域的分析左下角的F4为TIE track(即TIE抖动随时间变化的趋势),从TIE Track中可以看到周期性的变化趋势;右下角的F5是F4的FFT运算,即抖动的频谱,频谱的峰值频率为515kHz,说明该时钟的周期性抖动(Pj)的主要来源为515kHz,找到频点后,可以查找电路板上主频或谐波为该频率的芯片和PCB走线,进一步调试与分析。  参考文献1, Stephen H. Hall、Garrett W. Hall and James A. McCall, ”High-Speed Di

16、gital System Design”.2, Mike Peng Li, "Jitter, Noise, and Signal Integrity at High-speed".全部脚印不留脚印留下脚印:·1175256·1237038·1034249·187703·kechaoli·dora891015·797618·189182·217306·517006·jackzhang·391349683·1075156·815937

17、83;noman_dgf·426802·100970·19092·509852·570821·92474·791266·788275·232173导入论坛 收藏 分享给好友 管理 举报TAG:查看全部评论窗体顶端 -5-3-1-+1+3+5评分:0我来说两句显示全部                &

18、#160;  内容 昵称 加入事件 提交评论窗体底端lingyuntian用户菜单· 给我留言· 加入好友· 发短消息· 我的介绍· 论坛资料· 空间管理我的栏目· 心情· 高速信号设计· 数电/模电基础· EA测试标题搜索窗体顶端 窗体底端日历«2015-02-12 日一二三四五六12345678910111213141516171819202122232425262728我的存档· 2011年06月· 2011年05月· 2011年04月· 2011年03月· 2011年02月· 2011年01月· 2010年12月· 2010年11月· 2010年10月· 2010年09月· 2010年08月数据统计· 访问量: 35002· 日志数: 32· 建立时间: 2010-08-09· 更新时间: 2011-06-07RSS订阅·清空Cookie - 联系我们 -

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论