计算机组成原理4.1-4.3

1、第第4 4章章 存储子系统存储子系统本章需解决的主要问题：本章需解决的主要问题：（1）存储器如何存储信息？）存储器如何存储信息？（2）在实际应用中如何用存储芯片）在实际应用中如何用存储芯片组成组成 具有具有一定容量的存储器？一定容量的存储器？1.1.存储系统的层次结构存储系统的层次结构2.2.存储信息的原理（动态存储信息的原理（动态RAMRAM、静态、静态RAMRAM、ROMROM）3.3.存储系统的组织的角度，讨论存储系统的组织的角度，讨论1 1）存储器的逻辑设计）存储器的逻辑设计2 2）主存与）主存与CPUCPU的连接的连接3 3）DRAMDRAM的刷新的刷新4.4.磁表面存储器磁表面存储

2、器5.5.光存储器光存储器6.6.提高存储器系统性能的措施提高存储器系统性能的措施4.1 4.1 概述概述一、一、 存储系统的层次结构存储系统的层次结构 存储系统：容量大、速度快和成本存储系统：容量大、速度快和成本低低 CPU CPU Cache Cache 主存主存 外存外存 但在同样技术条件下三但在同样技术条件下三者者往往相互制约、相互矛盾，难往往相互制约、相互矛盾，难以同时满足高速度、大容量、以同时满足高速度、大容量、低成本的要求。因此低成本的要求。因此，在一，在一个个存储系统存储系统常采用几种不同的常采用几种不同的存存储器，储器，构成多级存储体系，构成多级存储体系，满满足系统足系统的要

3、求。的要求。4.1 4.1 概述概述一一、存储系统、存储系统的的层次结构层次结构 高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量 价格价格 位位1. 存储器三个主要特性的关系存储器三个主要特性的关系CPUCPU主机主机4.1 4.1 概述概述一一、存储系统、存储系统的的层次结构层次结构 缓存缓存CPU主存主存辅存辅存 2. 2.缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存10 ns20 ns200 nsms（速度）（速度）（容量）（容量） 1 1、主存、主存储器储器（内存）（内存）

4、主要存放主要存放CPUCPU当前使用的程序和数据。当前使用的程序和数据。速度快速度快容量有限容量有限 2 2、辅、辅助助存存储器储器（外存）（外存）存放大量的后备程序和数据。存放大量的后备程序和数据。速度较慢速度较慢容量大容量大 3 3、高速缓冲存储器、高速缓冲存储器CacheCache存放存放CPUCPU在当前一小段时间内多次使用的程序和数在当前一小段时间内多次使用的程序和数据。据。 速度很快速度很快容量小容量小（1） 主存的基本组成主存的基本组成存储体存储体驱动器驱动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR.地址总线地址总线数据总线数据总线读读写写 1 1、主存主存储器储

5、器（内存）（内存）（2） 主存和主存和 CPU 的联系的联系MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写 1 1、主存主存储器储器（内存）（内存）（3）基本概念）基本概念 1）位：二进制数的最基本单位，也是存储器存储）位：二进制数的最基本单位，也是存储器存储信息的最小单位。信息的最小单位。 2）存储字：一个二进制数由若干位组成，当这个）存储字：一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时，这个数称为存二进制数作为一个整体存入或取出时，这个数称为存储字。储字。 3）存储单元：存放存储字或存储字节的主存空间。）存储单元：存放存储字或存储字节的主存空间。

6、4）地址：存储单元的编号称为地址。）地址：存储单元的编号称为地址。 5）地址编排方案：）地址编排方案： 存储单元是存储单元是CPU对主存可访问对主存可访问操作的最小存储单位。操作的最小存储单位。CPU访存时有访存时有字节编址字节编址和和字编字编址址两种。两种。 1 1、主存主存储器储器（内存）（内存）二、物理存储器和虚拟存储器二、物理存储器和虚拟存储器主存主存- -外存层次外存层次为为虚拟存储虚拟存储提供条件。提供条件。增大容量。增大容量。将主存空间与部分外存空间将主存空间与部分外存空间组成逻辑地址空间；组成逻辑地址空间； CPU CPU 主存主存 外存外存CPU CPU 主存主存 外存外存用

7、户使用逻辑地址空间编程；用户使用逻辑地址空间编程；操作系统进行有关程序调度、存储空间分配、地操作系统进行有关程序调度、存储空间分配、地址转换等工作。址转换等工作。三、存储器的分类三、存储器的分类1.1.物理存储机制（存储介质）物理存储机制（存储介质）（1 1）半导体存储器）半导体存储器利用双稳态触发器存储信息利用双稳态触发器存储信息（SRAMSRAM静态存储器静态存储器）。依靠电容存储电荷存储信息依靠电容存储电荷存储信息（DRAMDRAM动态动态存储器）存储器）。作主存、高速缓存。作主存、高速缓存。（2 2）磁表面存储器）磁表面存储器容量大，容量大，长期保存信息，长期保存信息，（3 3）光盘存

8、储器）光盘存储器利用磁层上不同方向的磁化区域表示信息。利用磁层上不同方向的磁化区域表示信息。速度慢。速度慢。非破坏性读出，非破坏性读出，作外存。作外存。速度慢。速度慢。利用光斑的有无表示信息。利用光斑的有无表示信息。容量很大，容量很大，非破坏性读出，非破坏性读出， 长期保存信息，长期保存信息，作外存。作外存。2.2.存取方式存取方式随机存取：随机存取：可按地址访问存储器中的任一单元，可按地址访问存储器中的任一单元，（1 1）随机存取存储器）随机存取存储器访问时间与单元地址无关。访问时间与单元地址无关。RAM:RAM:MROMMROM：可读可写可读可写ROM:ROM:只读不写只读不写PROMPR

9、OM：用户不能编程用户不能编程用户可一次编程用户可一次编程EPROMEPROM： 用户可多次编程用户可多次编程EEPROMEEPROM：用户可多次编程用户可多次编程存取周期存取周期或或读读/ /写周期写周期 （nsns）速度指标：速度指标：总线周期总线周期时钟周期的若干倍时钟周期的若干倍作主存、高速缓存。作主存、高速缓存。SRAM:SRAM:DRAM:DRAM:（2 2）顺序存取存储器（）顺序存取存储器（SAMSAM）访问时读访问时读/ /写部件按顺序查找目标地址，访问时间写部件按顺序查找目标地址，访问时间与数据位置有关。与数据位置有关。等待操作等待操作平均等待时间平均等待时间读读/ /写操作

10、写操作两步操作两步操作速度指标速度指标（msms）数据传输率数据传输率（字节（字节/ /秒）秒）（3 3）直接存取存储器（）直接存取存储器（DAMDAM）访问时读访问时读/ /写部件先直接指向一个小区域，再在该写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。区域内顺序查找。访问时间与数据位置有关。三步操作三步操作定位（寻道）操作定位（寻道）操作等待（旋转）操作等待（旋转）操作读读/ /写操作写操作速度指标速度指标平均定位（平均寻道）时间平均定位（平均寻道）时间平均等待（平均旋转）时间平均等待（平均旋转）时间数据传输率数据传输率（msms）（msms）（位（位/ /秒）

11、秒）（1 1）主存）主存储器储器（内存）（内存）（2 2）辅）辅助助存存储器储器 （外存）（外存）（3 3）高速缓冲存储器）高速缓冲存储器CacheCache 3 3、主存储器在系统的位置主存储器在系统的位置(2) 存储速度存储速度四、存储器系统的关键特性四、存储器系统的关键特性 (1) 存储容量存储容量(3) 存储器的存储器的带宽或带宽或数据传输率数据传输率主存主存 存放二进制代码的总数量存放二进制代码的总数量 读出时间读出时间 写入时间写入时间 存储器的存储器的 访问时间访问时间 存取存取时间时间TA 存取存取周期周期TM 读周期读周期 写周期写周期 连续两次独立的存储器操作连续两次独立的

12、存储器操作（读或写）所需的（读或写）所需的 最小间隔时间最小间隔时间 位位/秒秒4.2 半导体存储原理与存储芯片半导体存储原理与存储芯片工艺工艺双极型双极型MOSMOS型型TTLTTL型型ECLECL型型速度很快、速度很快、功耗大、功耗大、容量小容量小电路结构电路结构PMOSPMOSNMOSNMOSCMOSCMOS功耗小、功耗小、 容量大容量大工作方式工作方式静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）： 依靠双稳态电路内部交叉反馈的机依靠双稳态电路内部

13、交叉反馈的机制存储信息。制存储信息。（动态（动态MOSMOS型）：型）： 依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存。作主存。（静态（静态MOSMOS除外）除外）二、静态二、静态RAMRAM芯片（芯片（SRAMSRAM）1.1.静态静态MOSMOS存储单元存储单元1 1）组成）组成T1T1、T3T3：MOSMOS反相器反相器VccVcc触发器触发器T3T3T1T1T4T4T2T2T2T2、T4T4：MOSMOS反相器反相器T5T5T6T6T

14、5T5、T6T6：控制门管：控制门管Z ZZ Z：字线，：字线，选择存储单元选择存储单元位线，位线，完成读完成读/ /写操作写操作W WW WW W、W W：2 2）定义）定义“0 0”：T1T1导通，导通，T2T2截止；截止；“1 1”：T1T1截止，截止，T2T2导通。导通。（3 3）工作）工作T5T5、T6T6Z Z：加高电平，加高电平，高、低电平，写高、低电平，写0/10/1。（4 4）保持）保持只要电源正常，保证向导通管提供电流，便能维持一管导只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，通，另一管截止的状态不变，称称静态静态。VccVccT3T3T1T

15、1T4T4T2T2T5T5T6T6Z ZW WW W导通，选中该单元。导通，选中该单元。写入：写入：在在W W、W W上分别加上分别加读出：读出：根据根据W W、W W上有无上有无电流，读电流，读0/10/1。Z Z：加低电平，加低电平， T5T5、T6T6截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。静态单元是非破坏性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。地址端：地址端：（2 2）内部寻址逻辑）内部寻址逻辑21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0

16、A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0（入）（入）数据端：数据端： D3D3D0D0（入（入/ /出）出）控制端：控制端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地寻址空间寻址空间1K1K，存储矩阵分为，存储矩阵分为4 4个位平面，每面个位平面，每面1K1K1 1位。位。2.SRAM2.SRAM存储芯片存储芯片例例.SRAM.SRAM芯片芯片21142114（1 1K

17、K4 4位）位）（1 1）外特性）外特性X0X0每面矩阵排成每面矩阵排成6464行行1616列。列。 行译码行译码6 6位行地址位行地址X63X63 列译码列译码Y0Y0Y15Y15XiXi 读读/ /写线路写线路YiYiW WW WW WW W4 4位列地址位列地址646416166464161664641616646416161K1K1K1K1K1K1K1K芯片容量芯片容量半导体半导体存储芯片的基本结构存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）

18、数据线数据线（双向）（双向）104141138（1）地址线是单向的，其数目与存储器芯片的容量（单元数）有关。地址线是单向的，其数目与存储器芯片的容量（单元数）有关。（2）数据线是双向的，其数目与存储器芯片的数据位数有关。）数据线是双向的，其数目与存储器芯片的数据位数有关。（3）控制线主要有读）控制线主要有读/写控制线和片选信号线两种。读写控制线和片选信号线两种。读/写控制线决定芯片的写控制线决定芯片的读读/写操作，片选控制线决定存储器芯片是否被选中（写操作，片选控制线决定存储器芯片是否被选中（DRAM芯片多采用地址芯片多采用地址复用技术。分时接收复用技术。分时接收CPU发送的行地址和列地址）。

19、发送的行地址和列地址）。三、三、 动态动态MOSMOS存储单元与存储芯片存储单元与存储芯片1.1.四管四管MOSMOS单元单元（1 1）组成）组成T1T1、T2T2：记忆管：记忆管C1C1、C2C2：柵极电容：柵极电容T3T3、T4T4：控制门管：控制门管Z Z：字线：字线位线位线W W、W W：（2 2）定义）定义“0 0”：T1T1导通，导通，T2T2截止截止“1 1”：T1T1截止，截止，T2T2导通导通T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2（C1C1有电荷，有电荷，C2C2无电荷）；无电荷）；（C1C1无电荷，无电荷，C2C2有电荷）。有电荷）。1.1.四管

20、四管MOSMOS单元单元（3 3）工作）工作Z Z：加高电平，加高电平，T3T3、T4T4导通，选中该单元。导通，选中该单元。（4 4）保持）保持T1T1T2T2T3T3T4T4Z ZW WW WC1C1C2C2写入：写入：在在W W、W W上分别加上分别加高、低电平，写高、低电平，写1/01/0。读出：读出：W W、W W先预充电至先预充电至再根据再根据W W、W W上有无电流，上有无电流，高电平，断开充电回路，高电平，断开充电回路，读读1/01/0。Z Z：加低电平，加低电平，需定期向电容补充电荷（动态刷新），需定期向电容补充电荷（动态刷新），称称动态动态。 四管单元是非破坏性读出，读出过

21、程即实现刷新。四管单元是非破坏性读出，读出过程即实现刷新。2.2.单管单管MOSMOS单元单元（1 1）组成）组成C C：记忆单元：记忆单元C CW WZ ZT TT T：控制门管：控制门管Z Z：字线：字线W W：位线：位线（2 2）定义）定义（4 4）保持）保持写入：写入：Z Z加高电平，加高电平，T T导通，导通，在在W W上加高上加高/ /低电平，写低电平，写1/01/0。读出：读出：W W先预充电，先预充电，根据根据W W线电位的变化，读线电位的变化，读1/01/0。断开充电回路。断开充电回路。Z Z：加低电平，加低电平，T T截止，该单元未选中，保持原状态。截止，该单元未选中，保持

22、原状态。单管单元是破坏性读出，读出后需重写。单管单元是破坏性读出，读出后需重写。“0 0”：C C无电荷，电平无电荷，电平V0V0（低）（低）“1 1”：C C有电荷，电平有电荷，电平V1V1（高）（高）（3 3）工作）工作Z Z加高电平，加高电平，T T导通，导通，地址端：地址端：21642164（64K64K1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A7A0A0（入）（入）数据端：数据端：DiDi（入）（入）控制端：控制端：片选片选写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源

23、、地电源、地空闲空闲/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分时复用，提供分时复用，提供1616位地址。位地址。DoDo（出）（出）行地址选通行地址选通RASRAS列地址选通列地址选通CASCAS：=0=0时时A7A7A0A0为行地址为行地址高高8 8位地址位地址：=0=0时时A7A7A0A0为列地址为列地址低低8 8位地址位地址1 1脚未用，或在新型号中用于片内自动刷新。脚未用，或在新型号中用于片内自动刷新。3.DRAM3.DRAM存储芯片存储芯片外特性：外特性：例例.DRAM.DRAM芯片芯片21642164（6464K K1

24、 1位）位） 动态动态 RAM 和静态和静态 RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低小小大大低低高高慢慢快快有有无无主存主存缓存缓存三、半导体只读存储器芯片三、半导体只读存储器芯片 掩模型只读存储器掩模型只读存储器MROMMROM 可编程只读存储器可编程只读存储器PROMPROM分类分类 可重编程只读存储器可重编程只读存储器EPROMEPROM 电擦除可编程只读存储器电擦除可编程只读存储器EEPROMEEPROM 闪速存储器闪速存储器Flash MemoryFlash Memory 1. 1.掩模型只读存储器

25、掩模型只读存储器MROMMROM MROM MROM芯片出厂时，已经写入信息，芯片出厂时，已经写入信息，不能改写。不能改写。 2. 2. 可编程只读存储器可编程只读存储器PROMPROM PROM PROM芯片出厂时，内容为全芯片出厂时，内容为全0 0，用户可用专，用户可用专用用PROMPROM写入器将信息写入，一但写入不能改写写入器将信息写入，一但写入不能改写（即只能写入一次）（即只能写入一次）, ,所以又称一次型可编程只所以又称一次型可编程只读存储器。读存储器。 3. 3. 可重编程只读存储器可重编程只读存储器EPROMEPROM 可多次改写可多次改写 紫外线擦除（紫外线擦除（有一石英窗口

26、，改写时要将有一石英窗口，改写时要将其置于一定波长的紫外线灯下，照射一定时间其置于一定波长的紫外线灯下，照射一定时间全部擦除，时间长全部擦除，时间长1010分钟）分钟） EPROMEPROM存在两个问题存在两个问题: : A. A.用紫外线灯的擦除时间长用紫外线灯的擦除时间长. . B. B.只能整片擦除只能整片擦除, ,不能改写个别单元或个别位不能改写个别单元或个别位 4. 4. 电擦除可编程只读存储器电擦除可编程只读存储器EEPROMEEPROM 可多次改写可多次改写 字擦除方式字擦除方式 数据块擦除数据块擦除 5. 5. 闪速存储器闪速存储器(Flash Memory)(Flash Me

27、mory)又称快擦存储器又称快擦存储器 是在是在EEPROMEEPROM基础上发展起来的新型电可擦可基础上发展起来的新型电可擦可编程的非易失性存储器编程的非易失性存储器 特点：高密度特点：高密度/ /非易失性非易失性/ /读读/ /写写, , 兼有兼有RAMRAM和和 ROMROM的特点。但它只能整片擦除，可代替软盘和的特点。但它只能整片擦除，可代替软盘和硬盘。擦写次数可达硬盘。擦写次数可达1010万次以上。读取时间小于万次以上。读取时间小于10ns10ns。 如何用半导体存储芯片（如何用半导体存储芯片（SRAMSRAM、DRAMDRAM、ROMROM）组成一个实际的存储器。）组成一个实际的存

28、储器。 主存容量小时，采用主存容量小时，采用SRAMSRAM；主存容量；主存容量大时，采用大时，采用DRAMDRAM；主存固化区，采用；主存固化区，采用ROMROM。 主存的组织涉及：主存的组织涉及：1.M1.M的逻辑设计的逻辑设计2.2.动态动态M M的刷新的刷新3.3.主存与主存与CPUCPU的连接的连接4.4.主存的校验主存的校验 4.34.3主存储器组织主存储器组织 存储器与存储器与CPUCPU的连接：地址线的连接，数据的连接：地址线的连接，数据线的连接，控制线的连接线的连接，控制线的连接1.1.驱动能力驱动能力2.2.存储器芯片类型选择存储器芯片类型选择3.3.存储器芯片与存储器芯片

29、与CPUCPU的时序配合的时序配合4.4.存储器的地址分配和片选译码存储器的地址分配和片选译码5.5.行选信号与列选信号的产生行选信号与列选信号的产生一、主存储器设计的一般原则一、主存储器设计的一般原则二、主存储器逻辑设计二、主存储器逻辑设计 1. 存储器容量的扩展存储器容量的扩展 (1) 位扩展位扩展（增加存储字长）（增加存储字长） 用用 2片片 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWE二、主存储器逻辑设计二、主存储器逻辑设计 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的

30、数量） 用用 2片片 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS1二、主存储器逻辑设计二、主存储器逻辑设计 (3) 字、位扩展字、位扩展用用 8片片 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码.1K41K41K41K41K41K41K41K4二、主存储器逻辑设计二、主存储器逻辑设计需解决：需解决：芯片的选用、芯片的选

31、用、例例1.1.用用21142114（1K1K4 4）SRAMSRAM芯片组成容量为芯片组成容量为4K4K8 8的存储器。地址总线的存储器。地址总线A15A15A0,A0,双向数据总线双向数据总线 D7D7D0,D0,读读/ /写信号线写信号线R/WR/W。给出芯片地址分配与片选逻辑给出芯片地址分配与片选逻辑, ,并画出并画出M M框图。框图。1.1.计算芯片数计算芯片数（1 1）先扩展位数，再扩展单元数。）先扩展位数，再扩展单元数。地址分配与片选逻辑、地址分配与片选逻辑、信号线的连接。信号线的连接。 2 2片片1K1K4 4 1K1K8 8 4 4组组1K1K8 8 4K4K8 8 8 8片

32、片 存储器寻址逻辑存储器寻址逻辑2.2.地址分配与片选逻辑地址分配与片选逻辑（2 2）先扩展单元数，再扩展位数。）先扩展单元数，再扩展位数。 4 4片片1K1K4 4 4K4K4 4 2 2组组4K4K4 4 4K4K8 8 8 8片片 芯片内的芯片内的寻寻址址芯片外的芯片外的地址分配地址分配与与片选逻辑片选逻辑为芯片分配哪几位地为芯片分配哪几位地址，以便寻找片内的址，以便寻找片内的存储单元存储单元由哪几位地址形由哪几位地址形成芯片选择逻辑，成芯片选择逻辑，以便寻找芯片以便寻找芯片存储空间分配：存储空间分配：4KB4KB存储器在存储器在1616位地址空间（位地址空间（64KB64KB）中占据）

33、中占据任意连续区间。任意连续区间。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址寻址：寻址：4KB4KBA A1515A A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 低位地址

34、分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10103.3.连接方式连接方式（1 1）扩展位数）扩展位数4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A

35、11 A10CS0A11 A10CS1A11 A10CS2（2 2）扩展单元数）扩展单元数 （3 3）连接控制线）连接控制线（4 4）形成片选逻辑电路）形成片选逻辑电路片选信号产生的方式：片选信号产生的方式：1）线选：所谓线选方式就是任取一根存）线选：所谓线选方式就是任取一根存储器内部寻址线以外的其它地址线为选储器内部寻址线以外的其它地址线为选片线。片线。 2）部分译码：取部分存储器内部寻址线）部分译码：取部分存储器内部寻址线以外的其它地址线，通过地址译码器产以外的其它地址线，通过地址译码器产生选片信号。生选片信号。 3）全译码：取全部存储器内部寻址线以）全译码：取全部存储器内部寻址线以外的其

36、它地址线，通过地址译码器产生外的其它地址线，通过地址译码器产生选片信号。选片信号。 片选信号产生的方式（全译码）片选信号产生的方式（全译码） 片选输入 编码输入输出E3 E2 E1C B AY7 Y01 0 00 0 011111110（仅Y0有效）0 0 111111101（仅Y1有效）0 1 011111011（仅Y2有效）0 1 111110111（仅Y3有效）1 0 011101111（仅Y4有效）1 0 111011111（仅Y5有效）1 1 010111111（仅Y6有效）1 1 101111111（仅Y7有效）非上述情况11111111（全无效）E3CBAE1E2Y0Y774LS

37、138Y1Y0E3CBAE1E2Y1Y2Y3A10例例1 1（扩展）：（扩展）：片选信号采用全译码，假设片选信号采用全译码，假设 4K4K8 8的存储器地址范围：的存储器地址范围：0000H0000H0FFFH0FFFH A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 0 0 0 0 0 0 0 0 . 0片选片选 芯片地址芯片地址 A11A12A13A14A15CS0CS1CS2CS3 0 0 0 0 0 0 1 . 1 0 0 0 0 0 1 0 . 0 0 0 0 0 0 1 1 . 1 0 0 0 0 1 0 0 . 0 0 0

38、 0 0 1 0 1 . 1 0 0 0 0 1 1 0 . 0 0 0 0 0 1 1 1 . 1问题问题1 1：假设假设 A A1515直接接直接接E3E3，存储器地址范围？存储器地址范围？1K8位位1K8位位1K8位位1K8位位问题问题2 2：假设假设 4K4K8 8的存储器地址范围：的存储器地址范围：7000H7000H7FFFH7FFFH， 如何连接？如何连接？ 例例2.2.某某半导体存储器，按字节编址。其中，半导体存储器，按字节编址。其中，0000H0000H 07FFH07FFH为为ROMROM区，选用区，选用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H

39、0800H1FFFH1FFFH为为RAMRAM区，选用区，选用RAMRAM芯片（芯片（2KB/2KB/片片和和1KB/1KB/片）。地址片）。地址总线总线A15A15A0A0（低）（低）。(1)(1)计算芯片数计算芯片数(2)(2)给给出地址分配和出地址分配和片选片选逻辑逻辑 (3)(3)画出连接图（全译码）。画出连接图（全译码）。（1 1）计算）计算容量和芯片数容量和芯片数ROMROM区：区：2KB 2KB 单元数单元数= =末末地址地址- -首首地址地址+1=07FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片数芯片数=2K

40、B/2KB=1 =2KB/2KB=1 RAMRAM区：区：3KB3KB单元数单元数= =末末地址地址- -首首地址地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K容量容量=6KB=6KB芯片芯片数数=6KB/2KB=3 =6KB/2KB=3 （2 2）地址）地址分配与片选逻辑分配与片选逻辑A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1

41、 1 1 1 0 0 00 0 0 1 0 1 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 1 0 0 0 0 08KB8KB需需1313位地位地址寻址寻址：址：ROMROMA12A12A0A064KB64KB2K2K2K2K2K2K2K2KRAMRAM低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑( (部分译码部分译码) )2K2K2K2KA10A10A0A0A10A10A0A0CS0CS0CS1CS1A A1212A A1111A

42、 A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 0 0 0 02K2K2K2KA10A10A0A0A10A10A0A0CS2CS2CS3CS3A A1212A A1111A A1212A A1111全译码：全译码：A A1515A A1414A A1313为全为全0 0（3)3)画出连接图画出连接图 2K8811 2K8811 2K8811 2K8811A10A0D7D0R/WCS3CS0CS1CS2 ROM RAM RAM RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5V例例2.2.某某半导体

43、存储器，按字节编址。其中，半导体存储器，按字节编址。其中，0000H0000H 07FFH07FFH为为ROMROM区，选用区，选用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H1FFFH1FFFH为为RAMRAM区，选用区，选用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片片）。地址）。地址总线总线A15A15A0A0（低）（低）。(1)(1)计算芯片数计算芯片数(2)(2)给给出地址分配和出地址分配和片选片选逻辑逻辑 (3)(3)画出连接图（全译码）。画出连接图（全译码）。（1 1）计算）计算容量和芯片数容量和芯片数ROMROM区：区：

44、2KB 2KB 单元数单元数= =末末地址地址- -首首地址地址+1=07FFH-0000H+1=800H=2K+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片数芯片数=2KB/2KB=1 =2KB/2KB=1 RAMRAM区区：6KB6KB单元数单元数= =末末地址地址- -首首地址地址+1=1FFFH-0800H+1=1800H=6K+1=1FFFH-0800H+1=1800H=6K容量容量=6KB=6KB芯片芯片数数=6KB/=6KB/1KB1KB=6 =6 （2 2）地址）地址分配与片选逻辑分配与片选逻辑A A1515A A1414A A1313A A121

45、2A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 08KB8KB需需1313位地位地址寻址寻址：址：ROMROMA12A12A0A0RAMRAM低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片芯片地址地址 片选信号片选信号 片选逻辑（部分译码）片选逻辑（部分译码）2K2K1K1KA10A10A0A0A9A9A0A0C

46、S0CS0CS1CS1A A1212A A1111 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 0 0 00 0 0 1 1 1 1 1 1 0 0 0 01K1KA9A9A0A0CS6CS6A A1212A A1111A A1010A A1212A A1111A A1010全译码：全译码：A A1515A A1414A A1313为全为全0 064KB64KB2K2K1K1K1K1K1K1K 0 0 00 0 0 0 1 0 1 1 1 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 0 0 0 01K1KA9A9A0A0CS2CS2A A1212A A111

47、1A A1010（3)3)画出连接图画出连接图 2K8811 1K8810 1K8810A10A0D7D0R/WCS0CS1CS2 ROM RAM RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10CS3 CS4 CS5 CS6 如果选用如果选用RAMRAM芯片为芯片为21142114（1KX4/1KX4/片片）? ?A10A10A10A10 A10（3)3)画出连接图画出连接图( (选用选用RAMRAM芯片为芯片为2114)2114)Y0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10A10A10A10A10 A10 2K8811 10

48、A10A0D7D0R/WCS0CS1CS2 ROMCS3 CS4 CS5 CS6 1K44 RAM 1K4 RAM410 1K44 RAM 1K4 RAM4例例3.3.某某半导体存储器，按字节编址。其中，半导体存储器，按字节编址。其中，0000H0000H 07FFH07FFH为为ROMROM区，选用区，选用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H0800H13FFH13FFH为为RAMRAM区区，选用，选用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址片）。地址总线总线A15A15A0A0（低）。给出地址分配和片选逻辑。（低）。给出地

49、址分配和片选逻辑。1.1.计算容量和芯片数计算容量和芯片数ROMROM区：区：2KB 2KB 单元数单元数=(=(末末地址地址- -首首地址地址)+1=07FFH-0000H+1=800H=2K)+1=07FFH-0000H+1=800H=2K容量容量=2KB=2KB芯片数芯片数=2KB/2KB=1 =2KB/2KB=1 RAMRAM区：区：3KB3KB单元数单元数=(=(末地址末地址- -首地址首地址)+)+1=13FFH-0800H+1=C00H=3K1=13FFH-0800H+1=C00H=3K容量容量=3KB=3KB芯片芯片数数:2KB(1:2KB(1片片),1KB(1),1KB(1片

50、片) ) 存储空间分配：存储空间分配：2.2.地址分配与片选逻辑地址分配与片选逻辑先安排大容量芯片先安排大容量芯片（低地址），（低地址），再安排小容量芯片。再安排小容量芯片。A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 0 1 0

51、0 0 0 0 05KB5KB需需1313位地位地址寻址寻址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAM低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A1111A A1212A A1111A A1010A A1515A A1414A A1313为全为全0 0例例4.4.用用64K64K8

52、8的的RAMRAM芯片和芯片和32K32K1616的的ROMROM芯片组成芯片组成256K256K1616的存储器，地址范围：的存储器，地址范围：00000H00000H3FFFFH3FFFFH，其中其中ROMROM区：区：10000H10000H1FFFFH1FFFFH，其余为，其余为RAMRAM区的地址。区的地址。1 1. .地址线、数据线各多少根（或地址线、数据线各多少根（或MARMAR、MDRMDR多少位）？多少位）？2.RAM2.RAM、ROMROM芯片各多少片？芯片各多少片？解：解：1. 256K1. 256K16=216=218181616；地址线；地址线1818根、数据线根、数

53、据线1616根根2. ROM2. ROM的单元数的单元数:(:(1FFFFH-10000H1FFFFH-10000H+1)=64K+1)=64K ROM ROM的容量为：的容量为：64K64K1616， ROM ROM的芯片数：的芯片数：64K64K16/32K16/32K16=216=2； RAM RAM的容量为：的容量为：192K192K1616（256K-64K=192K256K-64K=192K），）， RAM RAM的芯片数：的芯片数：64K64K16/64K16/64K8=28=2；三、主三、主存的外部连接方式存的外部连接方式 1.1.系系统的结构模统的结构模式式 (1) 最小系统

54、模式最小系统模式53CPU存 储 器地 址数 据控 制 当当系统要求存储器容量不大时，可以把系统要求存储器容量不大时，可以把 数据总线数据总线DB、地址总、地址总线线AB、控制总线、控制总线CB的部分直接与存储芯片相连。的部分直接与存储芯片相连。如图如图4-24(a)。三、主三、主存的外部连接方式存的外部连接方式 1.1.系系统的结构模统的结构模式式 (2) (2) 较大较大系统模式系统模式 当当系统要求存储器容量较大时，需要有专门的接口芯片实现与系统要求存储器容量较大时，需要有专门的接口芯片实现与存储器芯片的连接。例存储器芯片的连接。例如地如地址锁存器、数据缓冲器、总线控制器形址锁存器、数据

55、缓冲器、总线控制器形成总线，存储器芯片就挂到总线上成总线，存储器芯片就挂到总线上。如图。如图4-24(b)。CPU存 储 器地 址数 据控 制地 址 锁 存 器数 据 缓 冲 器总 线 控 制 器三、主三、主存的外部连接方式存的外部连接方式 1.1.系系统的结构模统的结构模式式 (3) (3) 专用存储总线专用存储总线模式模式CPU北桥北桥芯片芯片内存内存AGP/PCIEAGP/PCIECPUCPU类型类型内存类型内存类型主频主频前端总线前端总线等支持等支持南桥南桥芯片芯片USBUSB键盘接口等键盘接口等前端前端总线总线动态存储器依靠电容电荷存储信息。平时无电源动态存储器依靠电容电荷存储信息。

56、平时无电源供电，时间一长电容电荷会泄放，需定期向电容供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。补充电荷，以保持信息不变。五、五、 存储器存储器的的刷新与校验刷新与校验1 1. .动态存储器刷新动态存储器刷新定期向电容补充电荷定期向电容补充电荷刷新刷新2.2.最大刷新间隔最大刷新间隔在此期间，必须对所有动态单元刷新一遍。在此期间，必须对所有动态单元刷新一遍。各动态芯片可同时刷新，片内按行刷新各动态芯片可同时刷新，片内按行刷新2ms2ms3.3.刷新方法刷新方法（按行读）。（按行读）。刷新一行所用的时间刷新一行所用的时间刷新周期刷新周期 （存取周期）（存取周期）刷新一块芯

57、片所需的刷新一块芯片所需的刷新周期数刷新周期数由芯片矩阵由芯片矩阵的的行数行数决定。决定。对主存的访问对主存的访问由由CPUCPU提供行、列地址，提供行、列地址，随机访问。随机访问。CPUCPU访存：访存：动态芯片刷新：动态芯片刷新： 由刷新地址计数器由刷新地址计数器提供行地址，定时刷新。提供行地址，定时刷新。2ms2ms内集中安排所有刷新周期。内集中安排所有刷新周期。4.4.刷新周期的安排方式刷新周期的安排方式( (刷新方式刷新方式) )死区死区用在实时要用在实时要求不高的场求不高的场合。合。（1 1）集中刷新）集中刷新R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns（2

58、 2）分散刷新）分散刷新各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新100ns100ns用在低速系用在低速系统中。统中。2ms2ms（3 3）异步刷新）异步刷新例例. .各刷新周期分散安排在各刷新周期分散安排在2ms2ms内。内。用在大多数计算机中。用在大多数计算机中。每隔一段时间刷新一行。每隔一段时间刷新一行。128128行行15.6 15.6 微秒微秒 每隔每隔15.615.6微秒提一次刷新请求，微秒提一次刷新请求，刷新一行；刷新一行；2 2毫秒内刷新完所有毫秒内刷新完所有行。行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/

59、WR/WR/WR/WR/W15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新请求刷新请求刷新请求刷新请求（DMADMA请求）请求）（DMADMA请求）请求）有效信息位有效信息位+1+1位校验位位校验位校验码校验码（1 1） 奇偶校验奇偶校验 如：偶校验如：偶校验检测依据（编码规则）：检测依据（编码规则）：码距码距d=2d=2通过统计校验码中通过统计校验码中1 1的个数是否为偶数来查错。的个数是否为偶数来查错。1011001 1011001 0 0 可检测一位错，可检测一位错， 约定校验码中约定校验码中1 1的个的个数为奇数数为奇数/ /偶数。偶数。1011

60、0111011011 1 1 不能纠错。不能纠错。 用于主存校验。用于主存校验。 （2 2） ECCECC校验校验5 5、主存储器的主存储器的校验校验2.2. P272P272某半导体存储器容量某半导体存储器容量8K8K8 8，可选用，可选用SRAMSRAM芯片容量为芯片容量为2K2K4/4/片片。地址总线地址总线A15A15A0,A0,双双向数据总线向数据总线 D7D7D0,D0,读读/ /写信号线写信号线R/WR/W。请设计画出该存储器逻辑图，并注明地址请设计画出该存储器逻辑图，并注明地址分配分配与片选与片选逻辑式及片选信号的极性。逻辑式及片选信号的极性。（1 1）芯片数芯片数= = 8K