一种电荷泵锁相环的多层行为级模型

1、一种电荷泵锁相环的多层行为级模型 冯文楠, 刘凌, 陈中建, 吉利久 (北京大学微电子学系, 北京, 100871; E-mail:fengwn) 摘要：提出了一种全新的电荷泵锁相环的行为级建模方法。采用多层模型，能根据需要在仿真的精度和速度间进行权衡，在可独立配置的不同层次中描述锁相环系统的理想行为和非理想行为。与传统的电荷泵锁相环模型相比，灵活性大大提高。该建模方法还提供了一个专用层进行时域噪声仿真，使得系统的噪声特性得以更准确的验证。该多层模型用Verilog-A建立，用SpectreTM进行仿真。在精度损失很小的情况下仿真速度有20到99倍的提高。关键词：混合信号系统，行为级建模，行为

2、级仿真，锁相环中图分类号：TN702；TN911.80 导言单晶片锁相环(PLLs)被广泛集成在现代专用集成电路或系统芯片上，用于时钟发生与时钟同步，时钟/数据复位，调制解调等。虽然锁相环的理论发展的很好，工程师对PLL设计有丰富的经验，但实施一项锁相环满足所有规格它仍然是一个高难度工作，包括频率范围，抖动，锁定时间，功率消耗。问题源自长时间仿真导致压控振荡器的输出频率比环路的带宽大几个数量级，而且它需要成很多的周期循环来稳定电路因此在合理的期限内无法进行全面的仿真。行为级仿真是一种有效的技术，以减少仿真时间。在行为层面上的功能电路是作为一套同步非线性微分方程和代数方程(DAEs)，解决了忽视

3、具体电路以获得更快的速度。行为级仿真的另一个好处噪声性能在时域内得到改善，而这个在电路级无法改善。电路建模是至关重要的一个有效率的行为模拟。在过去20年间有很多锁相环模型介绍。线性化的理想模式最先出现，但他们不能描述当有大的相位误差或回路不稳定时的行为。因此这些模型不能满足设计者的要求（锁相环的动态特性在频率合成器或调制器/解调制器）。最近的非线性建模技术，采取非理想特性反映非稳态行为。然而，复杂性阻碍了电路设计者创造和校准模式。此外，这些模型都没有或很少有能力采取时域噪声仿真，因为缺乏适当的噪音来源。权衡行为仿真在动态环境下的速度精度，本文提出多层行为级建模方法。该办法描述各层行为的线性和非

4、线性特性，其中可包括或排除为适应要求的模拟仿真，另一个具体层是提供给产生各种噪声信号的时域噪声性能评估。本文的具体内容如下：第1部分提出了多层行为建模方法；在第2部分中电荷泵锁相环是仿效行为层建议用的方法；第3部分模拟结果在行为层和电路层的比较；第4部分是结论。1多层行为级模型为了发掘潜在的设计问题，该行为模型应尽可能多地反映真正的集成电路的行为，包括现实的非线性效应和噪声耦合现象。但更为准确的仿真导致较长时间的模拟，因此，该模型必须是有能力的配置，以满足要求在不同的设计阶段。方法的配置应为设计者容易理解。基于上述讨论，多层次的行为建模方法提出了4种：核心功能层，输入/输出的核心层，噪声屏蔽及

5、用户专用层。如图1所示：图1 多层behaviroal模型核心功能层描述的理想行为的电路模型。非线性特点描述界面层通过调整输入/输出的核心层模型。还有频域特征，模拟滤波信号的带宽和失真。各噪声源的具体功率谱密度（PSD）介绍，在层高噪音的屏蔽，以落实噪声时域模拟或频域。用户专用层以便加入其他使用者，例如电力消费量，热学性能等。在通常情况下，4层的行为模式的名字不能相同。核心功能层模型可以建立在系统的设计阶段由结构工程师和电路设计者规划，他们会创建从结果的电路模拟的界面层模型。仿真结果直截了当的反映了非理想状态的影响。这些有利于优化设计。在这个模块的核心作用和IO接口层模型，可以重复使用，以节省

6、建模的时间。2建模电荷泵锁相环电荷泵锁相环结构如图2：图2 电荷泵锁相环框图相位频率检测器（PFD）可侦测频率和相位差输入信号编号和闭环反馈信号FB。滞后的FB，PFD的延时将产生这种信号或DN的一个积极脉冲，其宽度是成正比的相位差。电荷泵（CP）或放电回路滤波器都由信号UP和DN控制。在某些频率电压从LF炉控制电压控制振荡器（VCO），产生一个周期的波形。该分频器除以输出的压控振荡器N，以获得闭环反馈信号FB。2.1 PFD分频器该PFD纯粹是一个数字块，有3部分：DN=0,UP=0，DN=1,UP=0和DN =0,UP=1。图3说明了信号REF和FB引起的边缘状态触发。图3 PFD状态机这

7、个触发器由verilog-HDL建模。在输入/输出功能层，UP和DN上升，下降和延时在模型中都有体现。由于参数错配使上升和下降周期不相等，造成抖动反馈，这些参数应被指定单独反映错配。V(UP_io)<+transition(UP_core,tdel_up,trise_up,tfall_up)；V(DN_io)<+transition(DN_core,tdel_dn,trise_dn,tfall_dn)；当UP-core和DN-core是PFD核心模块的输出信号时，tdel_up,trise_up和tfall_up为指定的延时参数，输入/输出功能层UP_io的上升和下降独立。DN_i

8、o的时序特性相似，所有参数可以动态指派。如果有更多的精度要求，线性信号UP_io和DN_io可被低通滤波器过滤。S域拉普拉斯变换算子：V(UP_io_nonlinear)<+laplace_zp(V(UP_io), ,-(R_up*C_up),0)；V(DN_io_nonlinear)<+laplace_zp(V(DN_io), ,-R_dn*C_dn,0)；RC电路的低通滤波如图4所示。图4 RC电路在PFD中的模型该分频器和PFD一样，是一个单纯的数字块。因此，该模型的建立过程非常相似。2.2 电荷泵图5 行为模式的电荷泵图5说明电荷泵的模型结构。两个电压控制电流。跨导的两个电

9、流源（G1和G2），可以转让给个别型号错配的充电电流。在输入/输出功能层，另两个电流源连接到核心层，其值可以恒定或电压取决于漏电流。其他非理想特性的电荷泵电压取决于当前情况，下降的时间和上升时间是仿照PFD输入/输出功能层中的低通滤波器。时钟反馈转交电压对输入端至输出端通过两个高通滤波器。2.3环路滤波器环路滤波器由Verilog-A分子-分母拉普拉斯变换算子建模。传递函数的两个RC滤波器如图6所示图6 二阶环路滤波器H(s)=， （1）也可以用Verilog-A描述：V(out)<+laplace_nd(I(in)，1，RC1，0，（C1+C2），RC1C2)在大多数实现环路滤波器的电

10、阻R或电容C1和C2是敏感的输出电压。但是，拉普拉斯变换的系数必须是常量或静态参数，因此环路滤波器与电压控制电阻器或电容器不能仿照拉普拉斯变换算子。一个可行的建模方法，如环路滤波器，所建模型必须每一个电阻和电容器联结起来。2.4 压控振荡器一个理想的压控振荡器有一个线性频率电压关系和一个单纯的输出频谱。因此，核心功能层模型压控振荡器，可以这样写，用Verilog-A如下：module vco _core ( vin , vout) ;input vin ;output vout ;electrical vin , vout ;parameter real vco_gain = 240e6 ,

11、amp = 1 ;real fc ;/free running frequencyreal inst_f ; /instantaneous frequencyreal phase _lin , phase _nonlin ;analog beginphase _lin = 2 * PI 3 (fc*$realtime-floor (fc *$realtime) ) ;phase _nonlin = 2 * PI * idtmod(vco _gain *V(vin) , 0 , 1) ;V(vout) < + amp * sin(phase _lin + phase _nonlin) ;i

12、nst _freq =fc + vco _gain * V(vin) ;$bound_step (0.04/inst _freq) ;endendmodule输出VCO的核心是一个正弦波，其瞬时相位共分为两部分：线性相位（phase-lin）由自由运行频率控制；非线性相位（phase-nonlin）由电压控制频率。线性相取决与时间和自由的运行频率，大小在0到之间，非直线相等于时间积分的电压控制频率和积分算子idtmod，限制值的范围为0到2。在实际压控振荡器，其频率是非线性关系到输入电压。描述非线性电压调谐是前插入理想压控振荡器模式。用四阶多项式函数表达控制电压，以一个虚拟的电压迫使理想压控振

13、荡器工作以振荡适当频率：V(out)<(A4V*(in)+A3)V(in)+A2)V(in)+A1)V(in)+A0；该系数的A4，A3和A0来自晶体管级仿真结果。当锁相环不在锁定状态下，控制电压的压控振荡器可能突然转变，振荡频率不能跟随变化。插入低通滤波器以反映惯性的压控振荡器。通常输出的压控振荡器是方波。与量化正弦波从理想压控振荡器模型可以反映方波与上升/下降时间方面的特性。输出阻抗得到补充方波压控振荡器模型结构如图7：图7 压控振荡器的结构模型2.5 锁相环噪声的封套噪声包装层含有随机电压或电流源连接到每个模块的IO界面层。PSD的这些随机源，可为白色模型的热噪声和散粒噪声，或有色

14、模型的弹簧噪音。由于有色噪声可以通过频谱整形滤波器从中得出白噪声，所以应首先设定白噪声源。Verilog的一个功能提供随机数，高斯，指数，泊松等典型分布模式。这些功能直接创造一个白噪声源。以下代码段生成一个高斯白噪声信号wgn，其信号方面波段功率是P：electrical wgn ;parameter P;integer seed ;real grand ;analog begin(initial_step) seed = 23 ;/Initialize the seed of generator.grand = $dist -normal (seed , 0 , 1) ;I(wgn) < + sqrt (P/2) * grand ;end根据随机过程理论，PSD的过滤输出线性是由白噪声反馈的： （2）其中H(f)是过滤器的传递函数，因此，合成一种PSD中N(f)的有色噪声，传递函数的频谱整形滤波器应该为。但是并不是每一个功能在Verilog-A中理性体现。例如闪烁噪声只能在一定的频率范围内仿真，其滤波器传递函数如下：， （3）， （4）其中频率范围到。3 仿真结果在0.54