组合逻辑电路ppt课件

1、第四章第四章 组合逻辑电路组合逻辑电路4.1 概述概述4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法4.3 常用的组合逻辑电路常用的组合逻辑电路4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争冒险景象冒险景象组合逻辑要点组合逻辑要点用门电路构成的常见组合电路的分析用门电路构成的常见组合电路的分析和设计和设计掌握优先编码器、译码器、数据选择掌握优先编码器、译码器、数据选择器与全加器等中规模集成电路块。器与全加器等中规模集成电路块。组合逻辑要点组合逻辑要点组合电路：恣意时辰的输出信号仅取决于该时辰的输入信号。组合电路：恣意时辰的输出信号仅取决于该时辰的输入信号。组合电路的

2、输出与电路的历史形状无关。组合电路的输出与电路的历史形状无关。本章重点讲解组合逻辑电路的分析方法和设计方法。本章重点讲解组合逻辑电路的分析方法和设计方法。4.1 概述概述组合逻辑电路中不能包含有存储单元。组合逻辑电路中不能包含有存储单元。逻辑功能的描画逻辑功能的描画4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法ABCY&4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY从输入到输出逐级写出ACBCABYYYY 3

3、21A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否那么输出Y为0。所以这个电路实践上是一种3人表决用的组合电路：只需有2票或3票赞同，表决就经过。 4 Y31111ABCYY1Y21逻辑图逻辑图BBACBABYYYYBYYYBAYCBAY21321321逻辑表逻辑表达式达式BABBABBACBAY最简与或最简与或表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1

4、11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只需一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能ABBAY4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法一一. 进展逻辑笼统进展逻辑笼统1. 分析事件的因果关系，确定输入变量和输出变量。分析事件的因果关系，确定输入变量和输出变量。2. 定义逻辑形状的含义。定义逻辑形状的含义。3. 根据给定的事件因果关系，列出逻辑真值表。根据给定的事件因果关

5、系，列出逻辑真值表。写出逻辑函数式。写出逻辑函数式。三三. 选定器件类型。选定器件类型。SSI(Small Scale Integrate )设计：最简设计：最简MSI设计：与选用的设计：与选用的MSI函数式类同函数式类同四四. 将逻辑函数式化简或变换。将逻辑函数式化简或变换。五五. 画出逻辑电路图画出逻辑电路图设计组合逻辑电路的原那么和普通步骤设计组合逻辑电路的原那么和普通步骤真值表真值表电路功电路功能描画能描画设楼上开关为设楼上开关为A A，楼下开关为，楼下开关为B B，灯泡为，灯泡为Y Y。并。并设设A A、B B 闭合时为闭合时为1 1，断开时为，断开时为0 0；灯亮时；灯亮时Y Y

6、为为1 1，灯灭时灯灭时Y Y为为0 0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。A BY0 00 11 01 10110 1 穷举法穷举法 1 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 BABAY已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图ABY=1用与非门实现BABAYBAY用异或门实现真值表真值表电路功电路功能描画能描画设主裁判为变量A，副裁判分别为B和C；表示胜利与否的灯为Y，根据逻辑要求列出真值表。 1 穷举法 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1

7、01 1 10111 2 ABCCABCBAmmmY765 2 逻辑表达式逻辑表达式 ABC0001111001ABACY& 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电逻辑电路图路图 3 4 111Y= AB +AC 5 ACABY 6 化简例例4.2.2解解: 一一. 逻辑笼统逻辑笼统:输入变量输入变量: 红红,黄黄,绿绿 R,A,G灯亮为灯亮为1输出变量输出变量:任务形状任务形状Z=0, 发生缺点发生缺点Z=1二二. 逻辑式逻辑式RAGGRAGARAGRGARZ 三三. 化简化简AGRGRAGARZ 四四. 逻辑图逻辑图1. 用与门、或门

8、实现用与门、或门实现2. 用与非门实现用与非门实现3. 用与或非门实现用与或非门实现 最简与或非表达式可以经过合并卡诺图上的最简与或非表达式可以经过合并卡诺图上的0,然然后求反得到后求反得到.AGRGRAGAR AGRGRAGARZ AGRGRAGARZ GARGARGARZ 4.3 常用的组合逻辑电路常用的组合逻辑电路4.3.1 编码器编码器编码编码: 在选定的一系列二值代码中赋予每个代码以固定的含意在选定的一系列二值代码中赋予每个代码以固定的含意.一一. 二进制编码器二进制编码器1. 三位二进制编码器三位二进制编码器(8线线-3线编码器线编码器)特定对象特定对象 编码编码逻辑图逻辑图 逻辑

9、式逻辑式 真值表真值表 逻辑功能逻辑功能图图4.3.1 3位二进制位二进制8线线3线编码器的框图线编码器的框图图图4.3.2 3位二进制编码器位二进制编码器753107632176542IIIIYIIIIYIIIIY2. 8线线-3线优先编码器线优先编码器( 74LS148 ) 假设不思索附加的假设不思索附加的控制电路，逻辑函数为控制电路，逻辑函数为:7654276543542176564364210IIIIYIIIIIIIIYIIIIIIIIIIY图图4.3.3 8线线-3线优先编码器线优先编码器真值表真值表输入低电平有效，输出反码方式。输入低电平有效，输出反码方式。扩展功能扩展功能:编码器

10、任务编码器任务. 0S7I 级别最高级别最高,其他依此类推其他依此类推.S控制端控制端.SIIIYS710.SIII710. 的低电平信号表示的低电平信号表示“无编码信号输入无编码信号输入.SY选通输出端选通输出端 和扩展端和扩展端 用于扩展编码功能用于扩展编码功能.SYEXYSSIIIYEX 710 的低电平信号表示的低电平信号表示“有编码信号输入有编码信号输入.EXY解解: . 只需只需 均无信号时均无信号时,才允许对才允许对 的输入的输入 信号编码信号编码.815 II07 II 只需把第只需把第(1)片的片的“无编码信号输入信号无编码信号输入信号 作为第作为第(2)片的选通输入信号片的

11、选通输入信号SY S. 当第当第(1)片有编码信号输入时片有编码信号输入时,它的它的 ,无编码信无编码信号输入时号输入时 ,正好可以用它作为输出编码的第四位正好可以用它作为输出编码的第四位.0EXY1EXY输入为低电平有效，输出为原码。输入为低电平有效，输出为原码。例例4.3.1：试用两片：试用两片74LS148 接成接成 16线线-4线线 优先编码器，将优先编码器，将 16个低电平输入信号编为个低电平输入信号编为 0000 1111 16个个4位二进制代码。其中位二进制代码。其中 的优先级最高，的优先级最高， 的优先级最低。的优先级最低。150AA15A0A的信号编成了的信号编成了1011这

12、个代码这个代码.11A5A的信号编成了的信号编成了0101这个代码这个代码.二二. 二二 十进制编码器十进制编码器 二二 十进制优先编码器十进制优先编码器 74LS147逻辑图逻辑图 逻辑式逻辑式 真值表真值表 功能功能输入为低电平有效，输出为反码方式的输入为低电平有效，输出为反码方式的BCD码。码。9I0I 优先权最高优先权最高, 为最低为最低.逻辑表达式逻辑表达式图图4.3.5 二十进制优先编二十进制优先编码器码器74LS147的逻辑图的逻辑图I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0

13、 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0真值表真值表优先级别从 I9至 I0递降代码代码 特定对象特定对象4.3.2 译码器译码器一一. 二进制译码器二进制译码器输入是一组二进制代码，输出是一组高、低电平信号。输入是一组二进制代码，输出是一组高、低电平信号。1. 二极管译码器二极管译码器输入为原码，输出为输入为原码，输出为高电平有效。高电平有效。图图

14、4.3.7 用二极管与门阵用二极管与门阵列组成的列组成的3线线8线译码器线译码器译码器处于任务形状译码器处于任务形状2. 3线线-8线译码器线译码器片选片选11 S032 SS图图3.3.8 用与非门用与非门组成的组成的3线线8线译线译码器码器74LS3. 带控制输入端的带控制输入端的 译码器又是一个完译码器又是一个完好的数据分配器好的数据分配器 S的形状将以反码方的形状将以反码方式出如今式出如今Y输出端。输出端。 7012760126501254012430123201221012100120mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAY真值表真值表例例4.

15、3.2 用两片用两片3线线-8线译码器线译码器74LS组成一个组成一个4线线-16线译码线译码 器器,将输入的将输入的4位二进制代码位二进制代码 译成译成16个独立的个独立的 低电平低电平 。0123DDDD150 ZZ图图4.3.9 用两片用两片74LS接成的接成的4线线16线译码器线译码器012370123101230.DDDDZDDDDZDDDDZ0123150123901238.DDDDZDDDDZDDDDZ时，第时，第1片任务。片任务。03 D13 D时，第时，第2片任务。片任务。二二. 二二 十进制译码器十进制译码器将输入将输入BCD码的十个代码译成十个高、低电平输出信号。码的十个

16、代码译成十个高、低电平输出信号。图图4.3.10 二十进制译码器二十进制译码器74LS42真值表真值表伪码伪码三三. 显示译码器显示译码器 1. 七段字符显示器七段字符显示器a. 半导体数码管半导体数码管LED 优点：任务电压低、体积小、寿命长、可靠性高等优点，优点：任务电压低、体积小、寿命长、可靠性高等优点，而且呼应时间短普通不超越而且呼应时间短普通不超越0.1s0.1s，亮度也比较高。，亮度也比较高。缺陷：任务电流比较大，每一段的任务电流在缺陷：任务电流比较大，每一段的任务电流在10mA10mA左右。左右。图图3.3.12 液晶显示器的构造及符号液晶显示器的构造及符号b. 液晶显示器液晶显

17、示器LCD未加电场时未加电场时加电场以后加电场以后符号符号图图3.3.13 用异或门驱动液晶显示器用异或门驱动液晶显示器电路电路电压波形电压波形液晶显示原理液晶显示原理亮亮不亮不亮12缺陷：由于它本身不会发光，仅缺陷：由于它本身不会发光，仅仅靠反射外界光线显示器字形，仅靠反射外界光线显示器字形，所以亮度很差。它的呼应速度较所以亮度很差。它的呼应速度较低在低在10200ms10200ms范围。范围。优点：功耗极小，每平方厘米的优点：功耗极小，每平方厘米的功耗在功耗在1W1W以下。它的任务电压以下。它的任务电压也很底，在也很底，在1V1V以下仍能任务。以下仍能任务。2. BCD-七段显示译码器七段

18、显示译码器真值表真值表02130123AAAAAAAAYa01201213AAAAAAAAYb01223AAAAAYc012012012AAAAAAAAAYd012AAAYe0112023AAAAAAAYf012123AAAAAAYg图图4.3.15 BCD七段显七段显示译码器示译码器7448的逻辑图的逻辑图RBILTAAAARBO0123图图4.3.17 用用7448驱动驱动BS201A的衔接方法的衔接方法图图4.3.18 有灭零控制的有灭零控制的8位数码显示系统位数码显示系统四四. 用译码器设计组合逻辑电路用译码器设计组合逻辑电路例例4.3.3 试用试用3线线-8线译码器线译码器74LS设

19、计一个多输出的逻辑电路。设计一个多输出的逻辑电路。 输出的逻辑函数为：输出的逻辑函数为：解：解：电路的接法如图：电路的接法如图：4.3.3 数据选择器数据选择器一一. 数据选择器的任务原理数据选择器的任务原理从很多数字信号中将任何一个需求的信号挑选出来。从很多数字信号中将任何一个需求的信号挑选出来。1. 双四选一数据选择器双四选一数据选择器图图4.3.20 双双4选选1数数据选择器据选择器74LS1532. 用用CMOS传输门构成的数据选择器传输门构成的数据选择器CC14539例如，当例如，当 时，时， 到达到达 0101AA1Y控制端控制端: (或或 ) =0, 任务任务.2S1S图图4.3

20、.21 采用采用CMOS传输门传输门构造的数据选择器构造的数据选择器CC1453911D例例4.3.4 两个带控制端的四选一数据选择器组成八选一数据选择器两个带控制端的四选一数据选择器组成八选一数据选择器.解解: 令令2221,ASAS同时用或门把同时用或门把 和和 的输出信号合并的输出信号合并.1Y2Y逻辑式逻辑式:二二. 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路例例4.3.5 试用试用4选选1数据选择器实现例数据选择器实现例4.2.2的交通讯号灯监视电路。的交通讯号灯监视电路。解：知解：知将上两式对照一下便知将上两式对照一下便知那么那么1,321001DRDDRDGAAA)

21、()()()(013012011010AADAADAADAADY器具有器具有n位地址输入的数据位地址输入的数据选择器，可以产生任何一选择器，可以产生任何一 种输入变量不大于种输入变量不大于n+1的组的组合逻辑函数。合逻辑函数。例例4.3.6 用八选一数据选择器产生三变量逻辑函数：用八选一数据选择器产生三变量逻辑函数：BCAACCBAZ解：输出解：输出 的逻辑函数为：的逻辑函数为：Y将上两式对照：将上两式对照：AA 2BA 1CA 00164217530DDDDDDDDABCOBABABAS4.3.4 加法器这一部分均主要为逻辑分析加法器这一部分均主要为逻辑分析一一. 一位加法器一位加法器 1.

22、 半加器半加器逻辑图逻辑图符号符号2. 全加器全加器真值表真值表图形符号图形符号ABCISCOCICO图图4.3.27 双全加器双全加器74LS183 1/2逻辑图逻辑图二二. 多位加法器多位加法器1. 串行进位加法器行波进位加法器串行进位加法器行波进位加法器图图4.3.28 4位串行进位加法器位串行进位加法器 简单，运算速度慢。简单，运算速度慢。 集成集成T692 根据这个原理根据这个原理, 就可以经过逻辑电路事先得出加到每一个就可以经过逻辑电路事先得出加到每一个全加器上的进位输入信号。全加器上的进位输入信号。2. 超前进位加法器超前进位加法器01.BBi 一定可以由一定可以由 及及 独一确

23、实定独一确实定.01.AAiCI将上式展开后得到将上式展开后得到 BAGiii iiiBAP 进位生成项进位生成项进位传送函数进位传送函数iiiiiiiii)CI(PG)CI)(BA(BA)CO( 进位表达式进位表达式01101121122211111)()()()()(CIPPPGPPPGPPGPGCIPGPPGPGCIPGPGCIPGCOiiiiiiiiiiiiiiiiiiiiiiiiiii 从全加器的真值表第从全加器的真值表第 位位和和 的逻辑式得到：的逻辑式得到：iiS有时也将上式变为异或函数有时也将上式变为异或函数iiii)CI(BAS 和表达式和表达式图图4.3.29 4位超前进位

24、加法位超前进位加法器器74LS283 的逻辑图的逻辑图优点：只需三级门电路的传输时间优点：只需三级门电路的传输时间缺陷：电路复杂。缺陷：电路复杂。三三. 用加法器设计组合逻辑电路用加法器设计组合逻辑电路例例4.3.7 设计一个代码转换电路，将设计一个代码转换电路，将BCD代码的代码的8421码转成余码转成余3码。码。 解：以解：以8421码为输入，余码为输入，余3码为输出，即可列出代码转换码为输出，即可列出代码转换 电路的逻辑真值表。电路的逻辑真值表。 可得：可得：00110123 DCBAYYYY根据上式，用一片根据上式，用一片4位加法器位加法器74LS283便可接成要求的代码便可接成要求的

25、代码转换电路。转换电路。4.3.5 数值比较器数值比较器1. 一位数值比较器一位数值比较器BAABYBAYBAYBABABA)()()(2. 多位数值多位数值比较器比较器图图4.3.32 4位位数值比较器数值比较器CC14585的逻的逻辑图辑图 BABABA)BA(BABAYYYIBABABABAYBABABABABABAY 00112233112233223333 )BA(I )BA(BABABABABABABA 0011223300112233例例4-4 试用两片试用两片CC14585组成八位数值比较器的电路衔接图。组成八位数值比较器的电路衔接图。解：见以下图：解：见以下图：4.3.6 组

26、合逻辑电路的实例组合逻辑电路的实例 这一节里只引见用数据选择器，译码器和全加这一节里只引见用数据选择器，译码器和全加器产生组合逻辑函数的方法。器产生组合逻辑函数的方法。例例: 试用四选一数据选择器实现例试用四选一数据选择器实现例4.2.2中的逻辑函数。中的逻辑函数。 解：逻辑函数为：例解：逻辑函数为：例3-5RAGGRAGARAGRGARY四选一数据选择器的输出函数式在四选一数据选择器的输出函数式在S=1时可写成：时可写成：013012011010AADAADAADAADY 首先需把待生成的函数变换成与上式完全对应的方式：首先需把待生成的函数变换成与上式完全对应的方式：RAARGARGARGY

27、1AARA01,1,3210DGDDGD 器具有器具有n位地址输入的数据选择器，可以产生任何一位地址输入的数据选择器，可以产生任何一 种输入变量不大于种输入变量不大于n+1的组合逻辑函数。的组合逻辑函数。推论推论例例4-8 用八选一数据选择器产生三变量逻辑函数：用八选一数据选择器产生三变量逻辑函数：BCAACCBAZ解：八选一数据选择器的函数：解：八选一数据选择器的函数：.01210120AAADAAADY又又ABCCBABCACBAZ01,64217530012DDDDDDDDCABAAA例例4-9 试用试用3线线-8线译码器产生一组多输出逻辑函数：线译码器产生一组多输出逻辑函数：解：解：3

28、线线-8线译码器，在线译码器，在 时，各输出端时，各输出端 的函数式为：的函数式为： 0, 132SSS.1012100120mAAAYmAAAY 将将 化为最小项之和的方式，再令化为最小项之和的方式，再令既得到所求的逻辑电路。既得到所求的逻辑电路。41 ZZ,012CABAAA推论推论 用用n变量译码器加上或门或者与非门可以获得任何形变量译码器加上或门或者与非门可以获得任何形 式的输入变量数不大于式的输入变量数不大于n的组合逻辑函数。的组合逻辑函数。例例 设计一个能将设计一个能将BCD代码转换为余代码转换为余3代码的代码转换器。代码的代码转换器。解：解：1列出列出BCD代码代码 余余3代码的

29、真值表代码的真值表 00110123DCBAYYYY2用一片中规模集成的四位全加器实现。用一片中规模集成的四位全加器实现。设计组合逻辑电路的普通方法：设计组合逻辑电路的普通方法：1. 逻辑笼统。逻辑笼统。2. 写出逻辑函数式。写出逻辑函数式。3. 将得到的逻辑函数式变换成与所用将得到的逻辑函数式变换成与所用MSI的函数式类似的函数式类似 的方式。的方式。 1方式上完全一致。方式上完全一致。 2MSI的逻辑函数式更丰富。包含更多的输入变的逻辑函数式更丰富。包含更多的输入变 量及乘积项量及乘积项 3MSI的函数式是要求产生的逻辑函数的一部分，的函数式是要求产生的逻辑函数的一部分， 可用扩展的方法。

30、可用扩展的方法。 产生单输出逻辑函数，用数据选择器。产生单输出逻辑函数，用数据选择器。产生多输出逻辑函数，用译码器并附加门电路。产生多输出逻辑函数，用译码器并附加门电路。4. 根据逻辑函数对照比较根据逻辑函数对照比较 逻辑函数式对照法逻辑函数式对照法 4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争冒险景象冒险景象4.4.1 竞争冒险景象及其成因竞争冒险景象及其成因图图4.4.1 由于竞争而产由于竞争而产生的尖峰脉冲生的尖峰脉冲 门电路两个输入信号门电路两个输入信号同时向相反的逻辑电平跳同时向相反的逻辑电平跳变的景象称为竞争。变的景象称为竞争。 由于竞争而在电路输由于竞争而在电路输出端能够产生

31、尖峰脉冲的出端能够产生尖峰脉冲的景象叫做竞争景象叫做竞争冒险。冒险。图图4.4.2 2线线4线线译码器中译码器中的竞争的竞争冒险景象冒险景象电路图电路图电压波电压波形图形图4.4.2 检查竞争检查竞争冒险景象的方法冒险景象的方法或或,AAYAAY A和和 是输入变量是输入变量A经过不同的传输途径而来的，经过不同的传输途径而来的，那么可断定存在竞争那么可断定存在竞争冒险。冒险。A图图4.4.3 同一输入变同一输入变量经不同途径到达输量经不同途径到达输出门的情况出门的情况m、n 均为正整数均为正整数,AAY AAY 例例 试判别以下图两个电路的输出能否有竞争试判别以下图两个电路的输出能否有竞争冒险

32、现冒险现 象。知任何瞬间输入变量只能够有一个改动形状。象。知任何瞬间输入变量只能够有一个改动形状。解：解： 1. 图图4.4.4aAAYCAABY当当 B=C=1 时时存在竞争存在竞争冒险冒险2. 图图4.4.4bBBYCBBAY当当A=C=0条件下条件下存在竞争存在竞争冒险冒险讨论：讨论：1这种方法简单，但局限性大。这种方法简单，但局限性大。 2利用计算机辅助分析。利用计算机辅助分析。 3用实验检查电路的输出端能否有因竞争用实验检查电路的输出端能否有因竞争冒冒 险而产生的尖峰脉冲。险而产生的尖峰脉冲。4.4.3 消除竞争消除竞争冒险景象的方法冒险景象的方法一一. 接入滤波电容接入滤波电容 只需只需 有几百皮法的数量有几百皮法的数量,就足以把尖峰脉冲的就足以把尖峰脉冲的幅度减弱至门电路的阈值电压以下幅度减弱至门电路的阈值电压以下.fC二二. 引入选通脉