11第十一讲DRAM存储器ppt课件

1、DRAM存储器与高性能存储器第3章 存储系统教学内容DRAM存储器高性能存储器教学要求掌握DRAM存储器的读写过程和刷新过程的原理。理解各个周期的特点，并能绘制图。理解EDRAM芯片的组成和工作原理。掌握内存条的功能和存储地址的分配。教学重点DRAM的读写，刷新功能。内存的读写工作过程。一 DRAM存储器芯片1 四管动态存储元写入操作：写入操作：X,Y地址译码地址译码线为高电平，写入线为高电平，写入“1时时I/O为高，为高，T2导通，导通，T1截止；截止；写入写入“0时时I/O为低，为低，T1导导通，通，T2截止。截止。读出操作：加预充电压使读出操作：加预充电压使T9,T10导通，位线电容充电

2、。导通，位线电容充电。X,Y地址译码线为高电平，地址译码线为高电平，读读“1时，电容时，电容C2上有电上有电荷，荷，T2导通所以导通所以D上的电荷上的电荷会泄漏，变为低电压。会泄漏，变为低电压。一 DRAM存储器芯片保持状态：加预充电压保持状态：加预充电压使使T9,T10导通，位线电导通，位线电容充电。容充电。 X地址译码线地址译码线为高电平，为高电平， Y地址译码地址译码线为低电平。线为低电平。D上的电上的电荷补充到荷补充到A,B点使得点使得T2,T1的状态维持下去。的状态维持下去。刷新的时候不读出，读出的时候不刷新。一 DRAM存储器芯片2 单管动态存储元单管动态存储元电路由一个管子T1和

3、一个电容C构成。写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。一 DRAM存储最小单元 DRAM DRAM存储元的记忆原理存储元的记忆原理1 1、MOSMOS管作为管作为开关使用，信开关使用，信息由电容器上息由电容器上的电荷量体的电荷量体现现电容器电容器充满电荷代表充满电荷代表存储了存储了1 1；电容；电容器放电没有电器放电没有电荷代表存储了荷代表存储了0 03 3、写、写00输出缓输出缓冲器和刷新缓冲器冲器和刷新缓冲器关闭；输入缓冲器关闭；输入缓冲器打开，输入数据

4、打开，输入数据DIN=0DIN=0送到存储元送到存储元位线上；行选线为位线上；行选线为高，打开高，打开MOSMOS管，管，电容上的电荷通过电容上的电荷通过MOSMOS管和位线放电管和位线放电5 5、读出、读出1 1后存储位后存储位元重写元重写1 (11 (1的读出是的读出是破坏性的破坏性的)输入输入缓冲器关闭，刷新缓冲器关闭，刷新缓冲器和输出缓冲缓冲器和输出缓冲器器/ /读放打开，读放打开，DOUT=1DOUT=1经刷新缓经刷新缓冲器送到位线上，冲器送到位线上，再经再经MOSMOS管写到电管写到电容上容上4 4、读出、读出11输入输入缓冲器和刷新缓冲缓冲器和刷新缓冲器关闭；输出缓冲器关闭；输出

5、缓冲器器/ /读放打开读放打开(R/W(R/W为高为高) )；行选线为；行选线为高，打开高，打开MOSMOS管，管，电容上存储的电容上存储的1 1送送到位线上，通过输到位线上，通过输出缓冲器出缓冲器/ /读出放读出放大器发送到大器发送到DOUTDOUT，即即DOUT=1DOUT=12 2、写、写11输出缓冲输出缓冲器和刷新缓冲器关闭；器和刷新缓冲器关闭；输入缓冲器打开输入缓冲器打开(R/W(R/W为低为低) )，DIN=1DIN=1送到存送到存储元位线上；行选线储元位线上；行选线为高，打开为高，打开MOSMOS管，管，位线上的高电平给电位线上的高电平给电容器充电容器充电二DRAM芯片的结构芯片

6、的外观 DRAM存储芯片实例2116芯片地址线，锁存器，行列选址，数据线小结DRAM与SRAM最大的不同是DRAM的刷新操作，最小刷新周期与介质相关。有 控制信号，而没有 片选信号。扩展时用 信号代替 信号。地址线引脚只引出一半，因此内部有两个锁存器，行地址选通信号和列地址选通信号在时间上错开进行复用。WECSRASCS实例例1：某一动态RAM芯片，容量为64K1，除电源线，接地线和刷新线外，该芯片最小引脚数目为多少？三 DRAM的周期读周期：行地址和列地址要在行选通信号与列选通信号之前有效，并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁存器。写周期：写命令信号必须在选通

7、信号有效前有效。三 DRAM的周期刷新周期：刷新时，行选通信号有效，列刷新周期：刷新时，行选通信号有效，列选通信号无效。且刷新地址必须在行选通选通信号无效。且刷新地址必须在行选通信号有效前有效，并保持一段时间。信号有效前有效，并保持一段时间。刷新周期：典型值刷新周期：典型值2ms、8ms16ms；某；某些器件可大于些器件可大于100ms有关DRAM的刷新刷新操作与读操作的类似，但不同。刷新仅给栅极电容补充电荷，不需要信息输出。刷新时整个存储器所有芯片一起刷新。无论刷新是由控制逻辑产生地址逐行循环刷新，还是芯片内部自动刷新，都不依赖于外部的访问，对CPU是透明的。四 刷新方式分类集中式刷新分散式

8、刷新 背景 某个存储器结构为10241024的存储矩阵。读/写周期为TC=0.5s，刷新周期为8ms集中刷新方式集中刷新方式n集中式刷新：将一个刷新周期分为两部分集中式刷新：将一个刷新周期分为两部分前一段时间进行前一段时间进行正常读正常读/写；后一段时间作为集中刷新时间写；后一段时间作为集中刷新时间优点：对存储器的平均读优点：对存储器的平均读/写时间影响不大，适用于高速存储器写时间影响不大，适用于高速存储器缺陷：在集中刷新时间内不能进行存取访问缺陷：在集中刷新时间内不能进行存取访问死时间死时间读读/写写/坚持坚持刷新刷新tc tc0 1 2149750 110238ms集中刷新方式集中刷新方式

9、8ms分成分成16000个个TC(=0.5s)，只需，只需1024个个TC进行刷新进行刷新分散刷新方式分散刷新方式n分散式刷新：前先用刷新的行数对刷新周期进行分割，再将分分散式刷新：前先用刷新的行数对刷新周期进行分割，再将分割好的时间分为两部分割好的时间分为两部分前段时间用于读前段时间用于读/写，后一小段时间写，后一小段时间用于刷新用于刷新读读/写写7.8s8ms刷新刷新读读/写写7.8s刷新刷新异步刷新方式异步刷新方式将将8ms分割成分割成1024个时间段，每段时间为个时间段，每段时间为8ms/1024=7.8125s(取取7.8s)，每隔，每隔7.8s刷新一行，刷新一行，8ms内完成对所有

10、内完成对所有1024行的一次刷新行的一次刷新四 刷新方式例3：有一个16K16的存储器，用1K4位的DRAM芯片(内部结构与2114SRAM一致)构成，设读/写周期为0.1us,如单元刷新间隔不超过2ms，问：若采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？五 标准的刷新操作控制方式只用 信号刷新， 信号无动作，这种方法消耗的电流小，但是需要外部刷新地址计数器。 在 之前刷新，利用DRAM器件内部具有的刷新地址计数器来产生。RASCASCASRAS存储器控制电路组成(1)地址多路开关：刷新时需要提供刷新地址，由多路开关进行选择。(2)刷新定时器： 定时电路用来提供刷新

11、请求(3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数(4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。(5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE. RASCASWR七 主存储器的组成实例以DRAM控制器W4006AF为例，说明80386中主存储器的构成方法。 小结W4006AF的外特性的外特性 可以控制两个存储体交叉访问；可以控制两个存储体交叉访问； 可以对可以对256KB16MB的的DRAM片子进行片子进行访问；访问； 最多可控制最多可控制128个个DRAM片子；片子； 采用采用CAS在在

12、RAS之前的刷新方式。之前的刷新方式。二 存储器容量的扩展字扩展位扩展字位扩展1 位扩展通过扩大字长，增加容量。使用8K1的RAM芯片组成8K8的存储器。位扩展只加大了字长，地址线个数前后不变，数据线增加了。2 字扩展通过增加单位数，增加容量，即字向扩充。使用16K8的芯片组成64K8的存储器。字扩展加大了字数，数据线，低地址线个数前后不变，但增加高地址线3 字位扩展法一个存储器的容量为MN位，若使用Lk位的芯片，需要在字向和位向同时扩展，此时共需要(M/L)(N/K)个芯片。综合例子例1：若某RAM芯片，其存储容量为16K8位，问：该芯片引出线的最小数目应为多少？存储芯片的地址范围是多少？综

13、合例子例2：模块化存储器的设计，已知某8位机主存采用半导体存储器，地址码为18位，若用4K4位的RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式.问：若每个模块条为32K8位，共需几个模块条？每个模块条内有多少片RAM芯片？主存共需多少芯片？CPU如何选择各模块条？综合例子例3：用8K8位的ROM芯片和8K4的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H7FFFH,ROM的地址为C000H-FFFFH，画出此存储器组成的结构图及与CPU连接图。 类型类型SDSD、DDRDDR、DDR2DDR2、DDR3DDR3封装封装有有3030脚、脚、7272脚、脚、100100

14、脚、脚、144144脚、脚、168168脚、脚、184184脚、脚、240240脚脚(DDR2(DDR2、DDR3)DDR3)3030脚脚88位数据线，容量位数据线，容量256KB256KB32MB32MB7272脚脚3232位数据总线位数据总线100100脚以上脚以上既用于既用于3232位又用于位又用于6464位数据总线，容量位数据总线，容量4MB4MB512MB512MBDDR3DDR3单条容量可达单条容量可达32GB32GB存储器容量的扩充实例存储器容量的扩充实例三高级DRAM芯片静态存储器和动态存储器相比: 信息保存性昂贵与否适用范围外部控制电路FPM-DRAM(程序局部性原理)早期的

15、一种DRAM方式基于程序局部性原理先确定行地址,再确定列地址页是由一个行地址和该行中所有列地址确定的存储单元的组合.被EDO-DRAM取代,目前被SDRAM取代2 CDRAM1M4位的EDRAM芯片框图 地址线11位 块操作阐明：以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同， 意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。阐明CDRAM结构的优点：在SRAM读出期间可同时对DRAM阵列进行刷新。芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。EDRAM的内存条1M4位的片组成1M32位的存储器32位内存条模块的实现EDRAM的外部电路8个芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址输入信号A0A10。块选择A内存模块当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4位数据端口D3D0同时与32位数据总线交换数据，完成一次32位字的存取。模块的连续地址是高13位