SRAM的性能及结构

1、sram的性能及结构sram它也由晶体管组成。接通代表1，断开表示0，并且状态会保持到接收了一个转变信号为止。这些晶体管不需要刷新，但停机或断电时，它们同dram一样，会丢掉信息。sram的速度十分快，通常能以20ns或更快的速度工作。静态ram中所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。sram不需要刷新即能保存它内部存储的数据。因此sram具有较高的性能，随着工艺长进设计复杂度增强，embeded sram也越来越多。在40nm soc产品sram普通在20mbits左右，当工艺进展到28nm时sram就增强到100mbits。假如考虑ai产品，sram估量

2、更多。如何更好的测试sram就成为量产测试的重中之重。sram的性能·memory compiler的挑选对于一个memory size大小确定的memory block，column mux越大，row address位宽越小：- memory读写的拜访速度就高 （row译码挑选快）- memory的面积大（cell和cell的横向距离大于纵向距离，column mux增强很增强bits per wordline-横向，削减wordline数-纵向，横向尺寸增强远大于纵向）- 由于一次挑选的row地址对应的cell多，功耗也会增强功耗总电流功耗包括dynamic power和lea

3、kage power。不同的sram cell单元（比如hpc，hdc等等）功耗指标不同，体系结构设计需要在面积，速度和功耗之间寻觅平衡。-leakage current是永久存在的poweroff模式(cell+periphery off)1mbits memory的standby/ret leakage电流在0.2ma左右，poweroff leakage电流在0.03ma左右。-dynamic current：column mux，读写速度，读写辅助电路等都会影响动态电流假如在常温状态下leakage current比较大，在高温或者大的dynamic current时必需注重therm

4、al runaway的风险，由于温度上升leakage current会增强很快，总功耗的增强会进一步增强温度，形成正反馈。sram的其他特性sram的读写时光可以做成self-timing，当读写被时钟升高沿trigger以后，sram内有dummy bitline+dummy driver来驱动计时器得到读写的时光。得到读写时光后，用该时光拜访实际sram cell保证读写时光ok。sram的结构一个6t sram cell的经典结构这些sram cell集合成如下图的多个bank的memory block，每个bank有bank address使能；在一个bank内row address挑选一个完整的wordline，column address挑选某组io bitlines。举个例子解释如下：一个memory block是4096x32 cm16，该memory size = 4096*32= 128k bits, row address is 8bits (4096/16 = 256 wordlines), col