实验01基本逻辑门电路实验1

1、实验一 基本逻辑门实验(1) 一、实验目的 1、通过实验学习掌握Quartus II软件的基本操作流程。 2、通过实验理解全加器电路的设计方法，并掌握在Quartus II软件中通过绘制电路图的形式进行芯片设计的过程。 3、学习Quartus II软件的“仿真”功能。 二、实验步骤 1、在“我的电脑”中新建一个目录。（注意：目录尽量建立在自带的U盘上，以防实验工程被还原） 2、打开QuartusII软件，点击菜单中的“File->New Project Wizard”选项，启动新建工程向导程序，新建一个Quartus II工程。工程文件保存在第1步创建的目录中，工程命名为：“Exp01”

2、。 图1 新建工程向导启动 图2 向导开始直接点击“Next”按钮 图3 向导第1步，设置工程的路径和工程名 向导第2步的设置是向新建工程中导入已经存在的设计文件，这里不用导入所以直接点击“Next”按钮跳过这一步。 向导第3步选择FPGA芯片，这里要按照实验箱上的芯片型号选择：Family选择“Cyclone II”，Available devices选择“EP2C5T144C8”，其它地方保持默认选择。 图4 向导第3步设置工程用芯片 向导程序第4、5步不用做设置，直接点击完成按钮就可以完成工程的建立了。 图5 工程建立完成，Project Navigator出现工程列表 3、点击菜单“F

3、ile->New”选项，打开新建文件窗口，选择“Design Files->Block Diagram/Schematic File”，再点击“OK”按钮，创建一个电路图设计文件。 图6 新建文件窗口 4、点击菜单“File->Save As”选项，将新建的电路图设计文件保存在工程目录中，注意：文件名要与工程名保持一致：Exp01.bdf。 图7 新建文件保存 图8 文件名与工程名保持一致 5、点击设计文件窗口上的“Symbol Tool ”工具按钮，如图所示：。弹出组件浏览窗口。在窗口的Name文本框中输入“xor”异或门，单击“OK”按钮。 图9 空白电路设计文档上的Sy

4、mbol Tool按钮 图10 组件浏览窗口 6、这时的鼠标光标会变成异或门的样子，在电路图设计文件的空白处点击鼠标左键，就可以向设计文件中添加一个异或门，添加过程可以连续进行。如果点击键盘上的“Esc”按键，鼠标恢复到箭头图案，添加操作结束。 7、用同样的办法，我们再向设计文件中添加两个“输入input”和一个“输出output”组件。然后将电路连接如下图11所示。连线需要点击设计文件窗口的“Orthogonal Node Tool”工具按钮，然后在设计文件空白处，按下鼠标左键不松开，移动鼠标就可以将连线绘制出来，按照图11将添加的远件连接起来。可以通过双击组建弹出“Pin Properti

5、s”窗口，这个窗口可以对组建命名。这里讲异或门的输入端命名为“A、B”，输出端命名为“Y”。 图11 电路连接图示，双击input或output组建可以给它们命名 图12 输入端命名A、B，输出端命名Y 8、保存设计文件后，点击工具栏上的“Start Compilation”按钮后，开始进行工程的编译。 图13 开始编译 9、点击菜单“File->New”选项，打开新建文件窗口，选择“Verification/Debugging Files->Vector Waveform File”，再点击“OK”按钮，创建一个波形仿真文件。 图14 新建仿真文件 10、点击菜单“File-&g

6、t;Save As”选项，将新建的仿真文件保存在工程目录中，注意：文件名要与工程名保持一致：Exp01.vwf。 图15 保存仿真文件和工程名一致 11、双击仿真文件的左侧空白区域，弹出“Insert Node or Bus”窗口，再点击“Node Finder”按钮弹出“Node Finder”窗口。在这个窗口的“Filter”中选择“Pins：all”，然后，单击“List”按钮。将“Nodes Found”框中列出的管脚A加入到右侧的“Selected Nodes”框中。最后“OK”按钮，得到如图19所示。 图16 双击左侧空白区 图17 弹出“Insert Node or Bus”窗口

7、 图18 插入电路图中的输入和输出端 图19 选择A端点。 12、用同样的办法添加B和Y，得到如图20所示的效果。 图20 加入A、B、Y端点 13、如图21所示，点选A这一行，再点击左侧的按钮“Overwrite Clock ”。在弹出的“Clock”窗口中将A的“Period”设置为1ns。同样的方式将B设置为“2ns”。 图21 加入A、B设置频率后的效果 图22 设置A的周期为1ns 14、选择菜单栏的“Processing”菜单项，首先点击“Start Compilation ”进行编译，然后点击“Generate Functional Simulation Netlist”生成功能仿真网表，最后点击“S