整点报时数字钟课程设计

1、信息工程学院课程设计报告书课程设计报告书（20092009 /2010/2010 学年第二学期）学年第二学期）课程名称 ： 电子技术课程设计 题 目 ： 能整点报时的电子表 专业班级 ： 自动化 111 学生姓名 ： 胡义海 学 号： 6100311301 指导教师 ： 康耀明 设计成绩 ： 01 1 课程设计目的课程设计目的.12 2 系统的方案设计系统的方案设计.13 3 系统的详细设计系统的详细设计.23.1 脉冲产生和分频电路.23.1.1 脉冲产生和分频电路的设计.23.1.2 馆建器件 74 LS74 的介绍.33.1.3 关键器件 CD4060 的介绍.33.2 计时电路.53.

2、2.1 分，秒计时电路的设计.53.2.2 小时计时电路的设计.73.2.3 关键器件 CD4510 的介绍.83.3 显示译码电路.103.3.1 显示译码电路的设计.103.3.2 关键器件 CD4511 和数码管的介绍.113.4 校时电路.133.4.1 校时的电路的详细设计.133.4.2 关键器件 RS 触发器的详细介绍.143.5 整点报警电路.164 4 心得体会心得体会.215 5 参考文献参考文献.2111 课程设计目的让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；提高电路布

3、局布线及检查和排除故障的能力；培养书写综合实验报告的能力。2 系统的方案设计21 简述简述数字电子钟是一种用数字显示秒分时日的记时装置，与传统的机械钟相比，他具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站码头机场等公共场所的大型数显电子钟。22 课程设计题目描述和要求课程设计题目描述和要求（1）设计一个有“时” 、 “分” 、 “秒” （12 小时 59 分 59 秒）显示，且有校时功能的电子钟；（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；（3）画出框图和逻辑电路图，写出设计、实验总结报告；（4）选做：整点报时。在

4、59 分 50 秒输出一高电平驱动鸣声器发生。2.32.3 数字电子钟基本原理数字电子钟基本原理 2.3.1 数字电子钟的逻辑图如图 1 所示由振荡电路、分频器、计数器、显示器和校时电路组成。振构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入秒计数器，秒计数结果通过秒译码器译码并且通过显示器显示出来，当达到 60 时向分位进位，分位和十位也是如此。2.3.2 可手动校正：能分别进行秒分时日的校正。只要将开关置于手动位置，可分别对秒分时日进行手动脉冲输入调整或连续脉冲输入的校正。2.3.3 整点报时。整点报时电路要求在每个整点前鸣叫。2图 1 数字钟逻辑电路图3 系统的详细设计3.1 脉

5、冲产生和分频电路脉冲产生和分频电路3.1.13.1.1 脉冲产生和分频电路的设计脉冲产生和分频电路的设计石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。石英振荡电路图如图 2 所示。3图 2 石英振荡电路图3.1.23.1.2 馆建器件馆建器件 7474 LS74LS74 的介绍的介绍在晶振产生震荡进行第二次分频时用到分频器件 74L

6、S74。其引脚图如图 3 所示。图 3 74LS74 引脚图3.1.33.1.3 关键器件关键器件 CD4060CD4060 的介绍的介绍秒脉冲发生器是数字钟的核心部分，它的精度和稳度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形分频获得 1Hz 的秒脉冲。如晶振为 32768Hz，通过 15 次二分频后可获得 1Hz的脉冲输出。CD4060 引脚图和真值表如图 4 所示，连接方式如图 5 所示。4图 4 CD4060 引脚图和真值表5图 5 CD4060 连接方式3.2 计时电路计时电路3.2.13.2.1 分，秒计时电路的设计分，秒计时电路的设计秒分为 6060 进制计数器。秒分均

7、为 60 进制，即显示 0059，它们的各位为十进制，十位为六进制。数字钟采用计数器使用的是 CD4510 加减计数器，数字钟采用的是加计数功能。其其连接图如图 6。整个系统由脉冲电流从 CLK 端输入，驱动计数器 CD4510 计数，CD4510 以8421BCD 码进行十进制计数，并接把结果传输给译码器 CD4511，CD4511 将其译码驱动共阴极数码管显示出数字。其中秒的各位直接向十位进位，其进位信号直接输给十位的 CLK 端。秒的十位为六进制计数器，只要将其输出的 11.14 角接入与门回送到 RST 端即可。仅为连接图如图 7 分位其功能和秒位类似，在此就不一一列出了，不过，其各位

8、的脉冲信号要接秒十位的进位信号，其他都一样。6图 6 CD4510 连接图7图 7 秒分进位连接图3.2.23.2.2 小时计时电路的设计小时计时电路的设计小时为 24 进制计数器。小时为 24 进制，即显示 0023，它们的各位为十进制，十位为 2 进制。数字钟采用计数器使用的是 CD4510 加减计数器，数字钟采用的是加计数功能。其连接方法是十位的 11 角和个位的 14 角接入一个与门回送到十位和个位的 RST 端，其连接图如图 8。8图 8 小时进位连接图3.2.33.2.3 关键器件关键器件 CD4510CD4510 的介绍的介绍表一 十进制同步加减计数器 CC45119103.3

9、显示译码电路显示译码电路3.3.13.3.1 显示译码电路的设计显示译码电路的设计CD4510 与 CD4511 相连，CD4511 的连接方式为 3.4 角接电源。5 角接地。7.1.2.6 角分别接计数器来的信号。9 到 15 分别接显示器的各角。其连接图如图 9。图 9 CD4511 连接图本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。连接图如图 10 所示。11图 10 CD4511 以显示管连接图3.3.23.3.2 关键器件关键器件 CD4511CD4511 和数码管的介绍和数码管的介绍CD4511 是一组用来作为 BCD 对共阴极 LED

10、 七段显示器译码的包装。其引脚图如图 11 所示。 图 11 CD4511 引脚图在 CD4511 中 LT：做灯泡测试用，当 LT=0，则不论其它输入状态为何，其输出12abcdefg=1111111，使七段显示器全亮，即显示 8，以便观测七段显示器是否正常。当 LT=1，则正常*。BI：空白输入控制，当 BI=0 (LT 为 1 时) 则不论 DCBA 之输入为何，其输出 abcdefg 皆为 0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。CD4511 和数码管的链接原理图如图 12图 12 CD4511 和数码管的链接原理图

11、LE：数据栓锁致能控制；在 CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入 IC 的缓存器中保存，以供译码器码；当 LE=1 时，则 IC 中的暂存器会关闭，仅保存原来在 LE=0 时的 DCBA 数据供译码器译码。换句话说当LE=1 时，不论 DCBA 的输入数据为何，皆不影响其输出，其输出 abcdefg 仍保留原来在 LE 由0 转为 1 以前的资料。133.4 校时电路校时电路3.4.13.4.1 校时的电路的详细设计校时的电路的详细设计在刚刚开机接通电源时，由于时分秒均为任意值，所以，需进行调整。置开关在手

12、动位置，分别对时分秒日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。在数字钟中采用了一个74LS00 和 74LS08 两个集成电路块，用到了其内部两个与非门和两个与门。其连接方法如图 14：图 14 校时电路图其中，当正常计时时 S1、S2、S3 都打向右侧。让进位信号能够正常进位，当需要调整时，只需将要调整的位的开关打向左侧然后控制 S4 即可。143.4.23.4.2 关键器件关键器件 RSRS 触发器的详细介绍触发器的详细介绍在开关 S4 后加一个有两个与非门构成的 RS 触发器，其目的是消除因操纵开关而产生的抖动，防止干扰。电电路路结结构构 把两个与非门 G1、G2 的输入、输出端

13、交叉连接，即可构成基本RS 触发器，其逻辑电路如图 15 所示。它有两个输入端 R、S 和两个输出端 Q、Q。 工工作作原原理理 图 15 RS 触发器基本 RS 触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当 R=1、S=0 时，则 Q=0,Q=1,触发器置 1。 2.当 R=0、S=1 时，则 Q=1,Q=0,触发器置 0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q 和 Q 有两种互补的稳定状态。一般规定触发器Q 端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的 Q 端的状态。 Q=1、Q=0 时，称触发器处于 1 态

14、，反之触发器处于 0 态。S=0,R=1 使触发器置 1，或称置位。因置位的决定条件是S=0,故称 S 端为置 1 端。R=0,S=1 时，使触发器置 0，或称复位。 同理，称 R 端为置 0 端或复位端。若触发器原来为1 态，欲使之变为 0 态，必须令 R端的电平由 1 变 0，S 端的电平由 0 变 1。这里所加的输入信号（低电平）称为触发信号，15由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S 和 R 的作用下置 0 和置 1，所以又称为置 0 置 1 触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由

15、于置 0 或置 1 都是触发信号低电平有效，因此， S 端和 R 端都画有小圆圈。 3.当 R=S=1 时，触发器状态保持不变。 触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在 S 端加负脉冲使触发器置 1，该脉冲信号回到高电平后，触发器仍维持 1 状态不变，相当于把 S 端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当 R=S=0 时，触发器状态不确定 在此条件下，两个与非门的输出端Q 和 Q 全为 1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1 还是 0,因此称这种

16、情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R 端和 S 端完成置0、置 1 都是低电平有效，所以二者不能同时为0。3.5 整点报警电路整点报警电路当时计数器在每次计到整点前十秒时，需要报时，这可用译码电路来解决，即当分为 59 时，则秒在计数到 50 时，输出一延时高电平，直至秒计数器计到 60 时，结束这高电平脉冲，输出的高电平驱动鸣声器鸣叫。在数字钟采用鸣声器作为发声器件，由于与门输出电压太小所以接一三极管放大电流驱动鸣声器。报时电路开头分别将秒的十位的 6 、14 角接入与门分的个位 2 、 6 角十位的 6、 14 角分别接入与门，并且将其输出全部接入一与门，之后连一

17、电阻减小电流输入到三极管，最后由三极管组成的放大电路驱动鸣声器。其电路图 16、17 所示。16图 16 报时电路 117图 17 报时电路 218图 18 电路原理图19图 19 电路 pcb 版图204 心得体会我的课程设计是“具有整点报时功能的数字钟” ，通过本次设计我乐在其中。数字钟的硬件设计是数字电子技术课程设计传统的课题之一，其生命力就在于知识的综合化。数字钟的设计课题虽然是一个很小的课题，但是它确是一个完整的系统，所谓“麻雀虽小，五脏俱全” 。 我重点研究的是振荡、分频、校正和整点报时四部分，其它的计数、译码和显示三部分则由我的同组人某某同学完成。 首先是振荡部分，它是数字钟设计

18、中非常重要的一部分。我使用的芯片是 555 定时器，它的功能很强大，可以构成施密特触发器、单稳态触发器和多谐振荡器。它产生的 1KHz 的信号作为分频器的输入信号，其他芯片协同工作。 其次是分频部分，它是用两块双二十进制同步计数器 CC4518 完成的，它提供整个电路所使用的频率，如，校正所用的 2Hz 以及整点报时所用的 500Hz 和 1KHz。 再有就是校正部分和整点报时部分，校正使数字钟在实际工作中更加的准确，而报时是数字钟中最常见的功能。 对于数字钟的设计，各个功能的实现都使用的是硬件，它对于每个人的动手能力是一次巨大的考验。 设计时，发现还有许多不足的地方需要改进。虽然简单的功能都能实现，但它在使用上还不够人性化，比如，不能实现定点报时的功能，闹铃的声音需要设置成人们喜欢的类型，人们在使用时经常需要定闹铃，这给人们带来了不便。 在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要