第五章存储器

1、下午9时33分1 第五章第五章 存储器存储器 存储器概述存储器概述 静态、动态存储器的结构、特点静态、动态存储器的结构、特点 存储器芯片与存储器芯片与CPUCPU的连接的连接 只读存储器的分类只读存储器的分类 提高存储器性能的技术提高存储器性能的技术 高速缓冲存储器高速缓冲存储器 虚拟存储器虚拟存储器 下午9时33分2 第五章第五章 存储器存储器 5.1 5.1 概述概述 一、基本概念一、基本概念 信息存储的信息存储的基本单位基本单位，叫做一个，叫做一个二进制位二进制位（bitbit）。（可用）。（可用 具有两个稳态的元件来表示，如，触发器）具有两个稳态的元件来表示，如，触发器） 存储一位二进

2、制数的器件称作一个存储一位二进制数的器件称作一个存储元存储元。 当一个二进制数作为一个整体进行存储操作时当一个二进制数作为一个整体进行存储操作时, ,就称作一个就称作一个 存储字存储字, ,一个字中的二进制位数叫一个字中的二进制位数叫字长。字长。 多个存储元组成了一个多个存储元组成了一个存储单元。存储单元。 多个存储单元组成了一个多个存储单元组成了一个存储体存储体存储存储器的核心。器的核心。 下午9时33分3 第五章第五章 存储器存储器 存储体中，为区分不同的存储单元，对每一单元给一个编存储体中，为区分不同的存储单元，对每一单元给一个编 号，这个编号叫号，这个编号叫地址地址，地址与存储单元一一

3、对应地址与存储单元一一对应。 存储单元可以存储单元可以按字编址，按字编址，也可以也可以按字节编址；按字节编址； 存储单元是地址码能够指定的存储单元是地址码能够指定的最小存储单位最小存储单位； 存储体同周围的逻辑线路一起组成存储体同周围的逻辑线路一起组成存储器存储器。 下午9时33分4 第五章第五章 存储器存储器 二、主存储器的主要技术指标二、主存储器的主要技术指标 、存储容量、存储容量 指主存所能容纳的二进制信息的总量。指主存所能容纳的二进制信息的总量。 字节编址字节编址：以字节数来表示容量；：以字节数来表示容量； 字编址字编址：以：以字数字数字长字长来表示容量。来表示容量。 如：如：某主存储

4、器的容量为某主存储器的容量为64K64K1616，表示它有，表示它有64K64K个字，每个字，每 个字的字长为个字的字长为1616位；若用字节数表示，则可记为位；若用字节数表示，则可记为128K128K字节字节 （128KB128KB）。）。 下午9时33分5 第五章第五章 存储器存储器 、存取速度（存取时间、存取周期）、存取速度（存取时间、存取周期） 存取时间：存取时间： （访问时间、读（访问时间、读/ /写时间）写时间） 指从启动一次存储器操作到完成该操作所经历的时间。指从启动一次存储器操作到完成该操作所经历的时间。 存取周期：存取周期： （读写周期、访内周期）（读写周期、访内周期） 存储

5、器从接受读存储器从接受读/ /写命令信号始，将信息读出或写入后，到写命令信号始，将信息读出或写入后，到 接到下一个读接到下一个读/ /写命令为止所需的时间。写命令为止所需的时间。 一般情况下，存取周期一般情况下，存取周期 存取时间存取时间 ，为什么？为什么？ 因为对任何一种存储器，在读写操作之后，总要有因为对任何一种存储器，在读写操作之后，总要有一段恢一段恢 复内部状态的复原时间复内部状态的复原时间。特别对于。特别对于破坏性读出的破坏性读出的存储器，存储器， 存取周期往往比存取时间要大得多，这是因为存储器中的存取周期往往比存取时间要大得多，这是因为存储器中的 信息信息读出后需要马上进行重写读出

6、后需要马上进行重写。 下午9时33分6 第五章第五章 存储器存储器 、主存带宽、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据又称为主存的数据传输率，是指主存每秒钟可读写的数据 量。（量。（b/sb/s，B/sB/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。提高主存带宽的措施：缩短存取周期；增加存储字长。 4 4、可靠性、可靠性 以平均无故障时间以平均无故障时间( (两次故障之间的平均间隔两次故障之间的平均间隔) )来衡量来衡量 5 5、性能、性能/ /价格比价格比 6 6、功耗、功耗 是一个不容忽视的问题，它反映了存储器件耗电的多少，是一个不容忽视的问题，它反映了存储

7、器件耗电的多少， 同时也反映了器件的发热程序。（因温度高会限制集成度同时也反映了器件的发热程序。（因温度高会限制集成度 的提高）功耗小，也有利于存储器的稳定工作。的提高）功耗小，也有利于存储器的稳定工作。 下午9时33分7 第五章第五章 存储器存储器 三、存储器的发展与分类三、存储器的发展与分类 、发展、发展 ENIACENIAC的存储器的存储器: :用电子管触发器组成的用电子管触发器组成的2020位移位寄存器。位移位寄存器。 随后的十几年，存储技术发展很活跃，相继出现了汞随后的十几年，存储技术发展很活跃，相继出现了汞延迟线延迟线， 阴极射线管做成的存储器，最多存阴极射线管做成的存储器，最多存

8、32323232位信息，后改成磁位信息，后改成磁 鼓，平均存取时间鼓，平均存取时间15.6ms15.6ms，总容量，总容量6553665536位位。 19531953年，美国麻省理工学院研制出年，美国麻省理工学院研制出第一台磁芯存储器第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势， 在当时一直占主导地位。在当时一直占主导地位。 下午9时33分8 第五章第五章 存储器存储器 6060年代后期，集成电路技术出现后，半导体存储器问世。年代后期，集成电路技术出现后，半导体存储器问世。 19711971年年IBM370/

9、145IBM370/145机首次使用机首次使用半导体存储器半导体存储器作主存。作主存。 目前，目前，半导体存储器已是存储技术的主流，从单片机到巨型机，半导体存储器已是存储技术的主流，从单片机到巨型机， 都无一例外地采用都无一例外地采用半导体存储器半导体存储器。 下午9时33分9 第五章第五章 存储器存储器 、分类、分类 功能功能 主存储器：主存储器：在主机内，可直接与在主机内，可直接与CPUCPU交换信息，速度较快。交换信息，速度较快。 辅助存储器：辅助存储器：在主机外，不能与在主机外，不能与CPUCPU交换信息，速度较慢。交换信息，速度较慢。 高速缓冲存储器：高速缓冲存储器：在在CPUCPU

10、和内存之间，容量小，速度与和内存之间，容量小，速度与CPUCPU匹配。匹配。 控制存储器：控制存储器：用于存放实现指令系统的所有微程序，是一种只读存用于存放实现指令系统的所有微程序，是一种只读存 储器，位于储器，位于CPUCPU内部。内部。 读写方式读写方式 RAMRAM：随机存取存储器：随机存取存储器 ROMROM：只读存储器：只读存储器 下午9时33分10 第五章第五章 存储器存储器 读写顺序读写顺序 SAMSAM(sequential(sequential) )：顺序存取，存取时间与存储单元的物理：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。位置有关，如磁带。 RAMRAM：随

11、机存取，存取时间与存储单元的物理位置无关。：随机存取，存取时间与存储单元的物理位置无关。 DAMDAM(Director(Director) )：直接存取，介于上述二者之间，如磁盘。：直接存取，介于上述二者之间，如磁盘。 存储介质存储介质 磁芯磁芯：永久存储：永久存储( (非易失性非易失性) )、速低，但不常用。、速低，但不常用。 半导体半导体：速度高，集成度高、常用。：速度高，集成度高、常用。 磁表面磁表面：容量巨大、速度慢、价格低，多用作辅助存储器：容量巨大、速度慢、价格低，多用作辅助存储器 光存储器光存储器：应用越来越广泛：应用越来越广泛 下午9时33分11 第五章第五章 存储器存储器

12、四、存储系统的层次结构四、存储系统的层次结构 为了解决存储容量、存取速度和价格之间的矛盾，通常为了解决存储容量、存取速度和价格之间的矛盾，通常 把各种不同存储容量、不同存取速度的存储器，按一定的体把各种不同存储容量、不同存取速度的存储器，按一定的体 系结构组织起来，形成一个多级存储层次的存储系统。系结构组织起来，形成一个多级存储层次的存储系统。 多级存储层次多级存储层次 CPUM1M2Mn 存储层次 多级存储层次从多级存储层次从CPU的角度来看，的角度来看，n种不同的存储器种不同的存储器 （M1Mn）在逻辑上是一个整体。其中：）在逻辑上是一个整体。其中：M1速度最速度最 快、容量最小、位价格最

13、高；快、容量最小、位价格最高；Mn速度最慢、容量最大、速度最慢、容量最大、 位价格最低。位价格最低。整个存储系统具有接近于整个存储系统具有接近于M1的速度，相的速度，相 等或接近等或接近Mn的容量，接近于的容量，接近于Mn的位价格。的位价格。在多级存储在多级存储 层次中，最常用的数据在层次中，最常用的数据在M1中，次常用的在中，次常用的在M2中，最中，最 少使用的在少使用的在Mn中。中。 Cache主存存储层次（主存存储层次（Cache存储系统）存储系统） CPUCache主存 辅助硬件 Cache存储系统是为解决主存速度不足而提出来的。存储系统是为解决主存速度不足而提出来的。 从从CPU看，

14、速度接近看，速度接近Cache的速度，容量是主存的容量，的速度，容量是主存的容量， 每位价格接近于主存的价格。由于每位价格接近于主存的价格。由于Cache存储系统全部存储系统全部 用硬件来调度，因此它用硬件来调度，因此它对系统程序员和应用程序员都是对系统程序员和应用程序员都是 透明的透明的。 主存主存辅存存储层次（虚拟存储系统）辅存存储层次（虚拟存储系统） CPU主存辅存 辅助软硬件 虚拟存储系统是为解决主存容量不足而提出来的。从虚拟存储系统是为解决主存容量不足而提出来的。从 CPU看，速度接近主存的速度，容量是虚拟的地址空看，速度接近主存的速度，容量是虚拟的地址空 间，每位价格是接近于辅存的

15、价格。由于虚拟存储系间，每位价格是接近于辅存的价格。由于虚拟存储系 统需要通过操作系统来调度，因此统需要通过操作系统来调度，因此对系统程序员是不对系统程序员是不 透明的，但对应用程序员是透明的透明的，但对应用程序员是透明的。 下午9时33分15 第五章第五章 存储器存储器 5.2 5.2 半导体随机存储器半导体随机存储器RAMRAM 一一. .基本单元电路基本单元电路 1.1.六管静态六管静态MOSMOS的基本单元电路的基本单元电路 . . 工作原理工作原理 约定：约定： V VCC CC=1 =1 高电平，高电平， V VCC CC=0 =0 低电平低电平 T T1 1导通，导通，T T2

16、2截止，截止， “0 0”态态 T T1 1截止，截止，T T2 2导通，导通， “1 1”态态 下午9时33分16 第五章第五章 存储器存储器 此电路可工作在三个状态此电路可工作在三个状态 ： 保持存储保持存储V V字 字=0 =0，使，使T T3 3T T4 4都截止，使都截止，使 触发器与位线隔离，从而使触发触发器与位线隔离，从而使触发 器的原存状态保存不变。器的原存状态保存不变。 写入态写入态 V V字 字=1 =1 ，使，使T T3 3T T4 4都导通都导通 写写1 1：V VD D=1, =1, 0 0，V VA A1, V1, VB B0 0 T T1 1截止，截止，T T2

17、2导通导通 写写0 0：V VD D=0, =0, 1 1，V VA A0, V0, VB B 1 1 T T1 1导通，导通，T T2 2截止截止 w DD D V D V 下午9时33分17 第五章第五章 存储器存储器 读出态读出态 V V字 字=1 =1 ，使，使T T3 3T T4 4都导通都导通 读读1 1：因原存因原存1 1， T T1 1截止，截止，T T2 2导通，导通， 使使V VA A=1 V=1 VB B=0=0，读出，读出“1 1” 读读0 0：因原存因原存0 0， T T1 1导通，导通，T T2 2截止，截止， 使使V VA A=0 V=0 VB B=1=1，读出，

18、读出“0 0” 在读出过程中，触发器状态未被在读出过程中，触发器状态未被 破坏破坏非破坏性读出非破坏性读出 w DD 下午9时33分18 第五章第五章 存储器存储器 特点特点 集成度较低，每片几集成度较低，每片几K K位。位。Intel2114Intel2114，1k1k4 4位位/ /片片 功耗大功耗大 易失性，用电池做备用电源易失性，用电池做备用电源( (断电信息即丢失断电信息即丢失) ) 非破坏性读出非破坏性读出 读写速度快，生产成本高，多用于容量较小的高速缓冲读写速度快，生产成本高，多用于容量较小的高速缓冲 存储器存储器 下午9时33分19 第五章第五章 存储器存储器 2.2.四管动态

19、四管动态MOSMOS基本单元电路基本单元电路 静态：功耗大，集成度低。静态：功耗大，集成度低。 动态：克服静态的缺点，使动态：克服静态的缺点，使MOSMOS器件的优点得以发挥器件的优点得以发挥 前面讲的六管静态存储单元电路，在没有外界信号前面讲的六管静态存储单元电路，在没有外界信号 作用时，触发器的状态可存储并保持不变，即信息作用时，触发器的状态可存储并保持不变，即信息 不会丢失。可动态不会丢失。可动态 MOSMOS电路是利用电路是利用MOSMOS管栅极上的管栅极上的 电容电容所存的电荷的多少来存储信息的，而电容上的所存的电荷的多少来存储信息的，而电容上的 电荷有泄漏，不可能长久保存，因此需要

20、定时充电电荷有泄漏，不可能长久保存，因此需要定时充电 补充，这个过程叫补充，这个过程叫刷新刷新，这种电路因要不断补充电，这种电路因要不断补充电 荷，故称为荷，故称为动态动态存储单元电路。存储单元电路。 下午9时33分20 第五章第五章 存储器存储器 工作原理工作原理 约定：约定： C C2 2 有电荷， 有电荷，C C1 1 无电荷表示 无电荷表示1 1 C C 有电荷， 有电荷，C C 无电荷表示 无电荷表示0 0 电路可工作于三个状态：电路可工作于三个状态： 保持态：保持态： V字 字=0， ， T3 T4 截止，截止， 单元单元 电路与外界隔离，原存信电路与外界隔离，原存信 息保持。息保

21、持。 下午9时33分21 第五章第五章 存储器存储器 写入态：写入态： VW=，T3 T4导通导通 写写1：位线位线I/0上加高电平，上加高电平， 位线位线 上加低电平。上加低电平。 若电路原存若电路原存1，则对，则对C2 补充电荷，若电路原补充电荷，若电路原 存存0，则对，则对C2充电，充电，C1 放电。放电。 写写0，则反之。则反之。 oI / 下午9时33分22 第五章第五章 存储器存储器 读出态读出态 ： VW=，T3 T4导通导通 读读 1：原存原存1，C2上有电荷，上有电荷， T2导通，导通， C1上无电荷，上无电荷，T1 截止。使截止。使位线位线 上瞬间上瞬间 有脉冲输出。有脉冲

22、输出。 读读0，原存原存0，C 上有电荷， 上有电荷， T1导通，导通， C2上无电荷，上无电荷，T2 截止。使截止。使位线位线 I/0 上瞬间有上瞬间有 脉冲输出。脉冲输出。 oI / 下午9时33分23 第五章第五章 存储器存储器 读出同时，电源还通过位读出同时，电源还通过位 线向线向C C1 1或或C C2 2补充电荷补充电荷读出读出 过程就是过程就是刷新刷新。 由于读出时对由于读出时对C C1 1或或C C2 2补充了补充了 电荷，故读出后，电荷，故读出后， C C1 1或或C C2 2 的状态并没有改变，的状态并没有改变，非非 破坏性读出。破坏性读出。 下午9时33分24 第五章第五

23、章 存储器存储器 3.3.单管动态记忆单元电路单管动态记忆单元电路 由单个由单个MOSMOS管来存储一位二进制信息。信息存储管来存储一位二进制信息。信息存储 在在MOSMOS管的源极的电容管的源极的电容C C中。中。 工作原理工作原理：V V字 字=1 =1时，时，T T1 1导通导通 ）写入态）写入态 写写1 1：位线加高电平，对电容位线加高电平，对电容C C充电充电 写写0 0：位线为低电平，位线为低电平，C C上的电荷经位线泄放完上的电荷经位线泄放完 ）读出态）读出态 读读1 1：原存，：原存，C C上有电荷，位线上得到高电平上有电荷，位线上得到高电平 读读0 0：原存，原存，C C上无

24、电荷，位线上得到低电平上无电荷，位线上得到低电平 读操作完成后，读操作完成后，C C上的电荷被放光，需重写上的电荷被放光，需重写破破 坏性读出坏性读出 下午9时33分25 第五章第五章 存储器存储器 两种动态电路比较：两种动态电路比较： 速度速度：差别不大，读出时都要预充电，读出时间基本相当。：差别不大，读出时都要预充电，读出时间基本相当。 集成度、功耗集成度、功耗：单管好：单管好 存取时间存取时间：150150350nS350nS 四管四管：非破坏性读出：非破坏性读出 单管单管：破坏性读出：破坏性读出 控制控制：单管较简单，四管的较复杂：单管较简单，四管的较复杂 可靠性可靠性：单管好，单管读

25、出后，经过了放大，信号较强：单管好，单管读出后，经过了放大，信号较强 下午9时33分26 第五章第五章 存储器存储器 静态存储器静态存储器SDRAMSDRAM与动态存储器与动态存储器DRAMDRAM的的主要性能主要性能比较：比较： SRAMSRAM DRAMDRAM 存储信息存储信息 触发器触发器 电容电容 破坏性读出破坏性读出 非非 单管是单管是 需要刷新需要刷新 不要不要 需要需要 运行速度运行速度 快快 慢慢 集成度集成度 低低 高高 发热量发热量 大大 小小 存储成本存储成本 高高 低低 静态存储器（静态存储器（SRAMSRAM）：）：读写速度快，生产成本高，多用于容量读写速度快，生产

26、成本高，多用于容量 较小的高速缓冲存储器。较小的高速缓冲存储器。 动态存储器（动态存储器（DRAMDRAM）：）：读写速度较慢，集成度高，生产成本低，读写速度较慢，集成度高，生产成本低， 多用于容量较大的主存储器。多用于容量较大的主存储器。 下午9时33分27 第五章第五章 存储器存储器 三、三、DRAMDRAM存储器的刷新存储器的刷新 1.1.刷新的时间间隔刷新的时间间隔决定于电荷的漏泄速度。决定于电荷的漏泄速度。 一般器件的刷新周期为一般器件的刷新周期为2ms2ms，即要在，即要在2ms2ms内对每个存储单元内对每个存储单元 的信息刷新一次。的信息刷新一次。 2. 2. 刷新要点刷新要点

27、两次刷新时间间隔不能超过允许时间两次刷新时间间隔不能超过允许时间2ms2ms。 刷新优先于访存，但不能打断访存周期。刷新优先于访存，但不能打断访存周期。 在刷新期间内，不准访存。在刷新期间内，不准访存。 下午9时33分28 第五章第五章 存储器存储器 3. 3. 刷新方式刷新方式 集中式集中式 在允许的最大刷新时间间隔在允许的最大刷新时间间隔2ms2ms内，内，集中集中安排刷新时间安排刷新时间 如：如：存储单元存储单元10241024个，排成个，排成32323232阵，存取周期阵，存取周期500ns500ns 刷新按行进行刷新按行进行, ,每刷新一行每刷新一行, ,用一个存取周期用一个存取周期

28、500ns500ns 共刷新共刷新3232行行3232个存取周期。个存取周期。 2ms/500ns=40002ms/500ns=4000个周期个周期 特点：特点：存取周期不受刷新影响，速度快存取周期不受刷新影响，速度快 存在存在“死区死区”，刷新时间内不能读，刷新时间内不能读/ /写写 4000323968个，个，RW 32个，刷新个，刷新 下午9时33分29 第五章第五章 存储器存储器 分散式分散式 把系统的存取周期分成两部分：一部分读把系统的存取周期分成两部分：一部分读/ /写，一部分刷新，写，一部分刷新， 每次读出信息后，立即对它刷新。每次读出信息后，立即对它刷新。 上例：上例：存取周期

29、存取周期500ns,500ns,刷新一行刷新一行500ns500ns，存取周期变为：，存取周期变为：1 1 s 特点：特点：刷新时间间隔短（刷新时间间隔短（32 32 s ），）， 无无“死区死区” 系统存取周期长，降低了整机的运算速度系统存取周期长，降低了整机的运算速度 下午9时33分30 第五章第五章 存储器存储器 异步式异步式 以上两种方式的结合，在以上两种方式的结合，在2ms2ms的时间内，把存储单元分散地的时间内，把存储单元分散地 刷新一遍。刷新一遍。 上例：上例： 32323232阵，阵，2ms/32=62.5 2ms/32=62.5 s( (每行刷新的平均间隔每行刷新的平均间隔)

30、 ) 特点：特点：折中，使用较多折中，使用较多 另外，另外，异步刷新方式还可以采取异步刷新方式还可以采取不定期刷新方式不定期刷新方式，可以在主机，可以在主机 不访存不访存的时间内刷新，这种方式的时间内刷新，这种方式取消了机器的死区取消了机器的死区，但刷，但刷 新新控制线路极其复杂控制线路极其复杂。 下午9时33分31 第五章第五章 存储器存储器 注意：注意： 1 1） 刷新对刷新对CPUCPU是是透明透明的，原来存在的事物或属性，从某个角度的，原来存在的事物或属性，从某个角度 看好象不存在了。看好象不存在了。 2 2） 刷新刷新按行进行按行进行，不需列地址。不需列地址。 3 3） 刷新与读出刷

31、新与读出操作既相似又不同。操作既相似又不同。 读出时，要对读出时，要对C1C1或或C2C2充电，刷新时也要对其充电，但刷新充电，刷新时也要对其充电，但刷新 时仅补充电荷，无需信息输出。时仅补充电荷，无需信息输出。 4 4） 刷新和重写（再生）是两个完全不同的概念刷新和重写（再生）是两个完全不同的概念，切不可加以，切不可加以 混淆。混淆。重写是随机的重写是随机的，某个存储单元只有在破坏性读出之，某个存储单元只有在破坏性读出之 后才需要重写。而后才需要重写。而刷新是定时的刷新是定时的，即使许多记忆单元长期，即使许多记忆单元长期 未被访问，若不及时补充电荷的话，信息也会丢失。重写未被访问，若不及时补

32、充电荷的话，信息也会丢失。重写 一般是按存储单元进行的，而刷新通常以存储体矩阵中的一般是按存储单元进行的，而刷新通常以存储体矩阵中的 一行为单位进行的。一行为单位进行的。 例例5-15-1 当刷新周期为当刷新周期为2ms2ms时，时，1M1M1 1位的位的DRAMDRAM芯片，内部芯片，内部 结构为结构为 51251220482048，读，读/ /写周期为写周期为 100ns100ns，问：，问： （1 1）采用异步刷新方式，则刷新信号周期是多少？）采用异步刷新方式，则刷新信号周期是多少？ （2 2）若采用集中刷新方式，存储器刷新一遍最少用多少）若采用集中刷新方式，存储器刷新一遍最少用多少 读

33、读/ /写周期？死时间与死时间率分别为多少？写周期？死时间与死时间率分别为多少？ 下午9时33分33 第五章第五章 存储器存储器 四、半导体存储芯片四、半导体存储芯片 SRAMSRAMIntel 2114Intel 2114 1K1K4, 4, 地址线地址线1010根，数据线根，数据线4 4位位 DRAMDRAMIntel 4116Intel 4116 16K 16K1, 1, 地址线地址线1414根，数据线根，数据线1 1位位 存储芯片内部的组织结构存储芯片内部的组织结构 1.RAM1.RAM芯片芯片 RAMRAM芯片通过芯片通过地址线地址线、数据线数据线和和控制线控制线与外部连接。与外部连

34、接。 地址线地址线是单向输入的，其数目与芯片容量有关。如是单向输入的，其数目与芯片容量有关。如 容量为容量为102410244 4时，地址线有时，地址线有1010根；容量为根；容量为64K64K1 1时，地时，地 址线有址线有1616根。根。 数据线数据线是双向的，既可输入，也可输出，其数目与是双向的，既可输入，也可输出，其数目与 数据位数有关。如数据位数有关。如102410244 4的芯片，数据线有的芯片，数据线有4 4根；根；64K64K1 1 的芯片，数据线只有的芯片，数据线只有1 1根。根。 控制线控制线主要有读写控制线和片选线两种，读写控制主要有读写控制线和片选线两种，读写控制 线用

35、来控制芯片是进行读操作还是写操作的，片选线用来线用来控制芯片是进行读操作还是写操作的，片选线用来 决定该芯片是否被选中。决定该芯片是否被选中。 RAMRAM芯片分析芯片分析 1K1K4 4 SRAM SRAM芯片引脚主要有：芯片引脚主要有： 地址线、地址线、数据线、片选线、读写控制线、电源线、地线数据线、片选线、读写控制线、电源线、地线 由于由于DRAM芯片集成度高，容量大，为了减少芯片引芯片集成度高，容量大，为了减少芯片引 脚数量，脚数量，DRAM芯片把地址线分成相等的两部分，分两芯片把地址线分成相等的两部分，分两 次从相同的引脚送入。两次输入的地址分别称为次从相同的引脚送入。两次输入的地址

36、分别称为行地址行地址 和和列地址列地址，行地址由行地址选通信号，行地址由行地址选通信号 送入存储芯片，送入存储芯片， 列地址由列地址选通信号列地址由列地址选通信号 送入存储芯片。送入存储芯片。 由于采用了由于采用了地址复用技术地址复用技术，因此，因此，DRAM芯片每增芯片每增 加一条地址线，实际上是增加了两位地址，也即增加了加一条地址线，实际上是增加了两位地址，也即增加了 4倍的容量。倍的容量。 RAS CAS Intel 4116Intel 4116芯片芯片 ( (16K1) 单译码方式单译码方式 容量为容量为M个字的存储器（个字的存储器（M个字，每字个字，每字b位），排列位），排列 成成M

37、行行b列的矩阵，矩阵的每一行对应一个字，有一列的矩阵，矩阵的每一行对应一个字，有一 条公用的选择线条公用的选择线字线字线。 地址译码器集中在水平方向，地址译码器集中在水平方向，K位地址线可译码变位地址线可译码变 成成2K条字线，条字线，M=2K。字线选中某个字长为字线选中某个字长为b位的存储单位的存储单 元，经过元，经过b根位线可读出或写入根位线可读出或写入b位存储信息。位存储信息。 2. 半导体存储芯片的译码方式半导体存储芯片的译码方式 字结构、单译码方式字结构、单译码方式RAM 0,00,7 31,031,7 读/写控制电路 地址译码器 字线 位线 读/写 片选 0 07 31 D7D0D

38、1D2 A0 A1 A2 A3 A4 328矩阵 . . 单译码方式单译码方式RAM 单译码方式单译码方式的的优点是结构简单优点是结构简单，缺点是使用的外缺点是使用的外 围电路多，成本昂贵围电路多，成本昂贵。更严重的是，当字数大大超过位。更严重的是，当字数大大超过位 数时，存储体会形成纵向很长而横向很窄的不合理结构，数时，存储体会形成纵向很长而横向很窄的不合理结构， 所以这种方式只适用于容量不大的存储器。所以这种方式只适用于容量不大的存储器。 字结构、单译码方式字结构、单译码方式RAM 双译码方式双译码方式 双译码方式又称为双译码方式又称为重合法重合法。 通常是把通常是把K K位地址线分成接近

39、相等的两段，一段用于水位地址线分成接近相等的两段，一段用于水 平方向作平方向作X X地址线地址线，供，供X X地址译码器译码；一段用于垂直方地址译码器译码；一段用于垂直方 向作向作Y Y地址线地址线，供，供Y Y地址译码器译码。地址译码器译码。X X和和Y Y两个方向的选择两个方向的选择 线在存储体内部的每个记忆单元上交叉，以选择相应的记线在存储体内部的每个记忆单元上交叉，以选择相应的记 忆单元。忆单元。 双译码方式对应的存储芯片结构可以是双译码方式对应的存储芯片结构可以是位结构位结构的，也的，也 可以是可以是字段结构字段结构的。对于位结构的存储芯片，容量为的。对于位结构的存储芯片，容量为M

40、M1 1， 把把M M个记忆单元排列成存储矩阵（尽可能排列成方阵）。个记忆单元排列成存储矩阵（尽可能排列成方阵）。 位结构、双译码方式位结构、双译码方式RAM 0,00,63 63,063,63 I/O Y地址译码器 地址译码器 X A0 A1 A2 A3 A4 A5 A6A7A8A9A10A11 Din Dout DD _ D _ D 6464 矩阵 X0 X63 Y0Y63 . . . . . . X Y Z 双译码方式双译码方式RAM 若要组成一个若要组成一个M字字b位的存储器，就需要把位的存储器，就需要把b片片M1 的存储芯片并列连接起来。（的存储芯片并列连接起来。（可理解为把所有的列

41、分成可理解为把所有的列分成b 组，每根组，每根Y方向的选择线有效时，每一组的对应列都被方向的选择线有效时，每一组的对应列都被 选中，则同时选中选中，则同时选中b位数据位数据 ） 双译码方式与单译码方式相比，双译码方式与单译码方式相比，减少了选择线数目和驱减少了选择线数目和驱 动器数目动器数目。 字结构、双译码方式字结构、双译码方式RAM 1 1、有一个、有一个16K16K1616存储器，由存储器，由1K1K4 4的的DRAMDRAM芯片（内部结构芯片（内部结构 为为6464）构成，问：）构成，问： （1）采用异步刷新方式，如最大刷新间隔为）采用异步刷新方式，如最大刷新间隔为2ms，则相邻，则相

42、邻 两行之间的刷新间隔是多少？两行之间的刷新间隔是多少？ （2）如采用集中刷新方式，存储器刷新一遍最少用多少个）如采用集中刷新方式，存储器刷新一遍最少用多少个 刷新周期？设存储器的读写周期为刷新周期？设存储器的读写周期为0.5us，死区占多少时，死区占多少时 间？死时间率为多少？间？死时间率为多少？ 2、图是某存储芯片的引脚图，请回答：、图是某存储芯片的引脚图，请回答： （1）这个存储芯片的类型？）这个存储芯片的类型？ （2）存储芯片的容量。）存储芯片的容量。 （3）这个芯片是否需要刷新？为什么？）这个芯片是否需要刷新？为什么？ （4）若地址线增加一根，）若地址线增加一根， 存储芯片的容量变为

43、多少？存储芯片的容量变为多少？ 思考题思考题 下午9时33分46 第五章第五章 存储器存储器 5.3 5.3 存储器芯片与存储器芯片与CPUCPU的连接的连接 存储器的构成存储器的构成 存储器与存储器与CPUCPU连接时需要进行如下连接：连接时需要进行如下连接： 数据线的连接数据线的连接 （若存储器芯片数据线不足，需扩充数据位，称为（若存储器芯片数据线不足，需扩充数据位，称为“位位 扩充扩充”） 地址线的连接地址线的连接 （若芯片的地址线少于系统的地址线，可利用多个芯片（若芯片的地址线少于系统的地址线，可利用多个芯片 扩充寻址范围，称为扩充寻址范围，称为“字扩充字扩充”） 存储器芯片片选端的连

44、接存储器芯片片选端的连接 片选端可看做最高位的地址线片选端可看做最高位的地址线 读读/ /写控制信号的连接写控制信号的连接 存储器的位扩展存储器的位扩展 例例5-2 5-2 设有设有4 4片片512K512K8 8位的位的SRAMSRAM芯片，试问采用位扩展芯片，试问采用位扩展 方法可构成多大容量的存储器？方法可构成多大容量的存储器？ 存储器的字扩展存储器的字扩展 例例5-3 5-3 设有若干片设有若干片512K512K8 8位的位的SRAMSRAM芯片，试问采用字扩芯片，试问采用字扩 展方法如何构成展方法如何构成2M2M8 8位容量的存储器？位容量的存储器？ 存储器的字位扩展存储器的字位扩展

45、 例例5-4 5-4 设有若干片设有若干片512K 512K 4 4位的位的SRAMSRAM芯片，试问采用字芯片，试问采用字 位扩展方法如何构成位扩展方法如何构成2M2M8 8位容量的存储器？位容量的存储器？ 思考题思考题 用用1K1K4 4的的21142114组成组成8K8K8 8的存储器，并与的存储器，并与CPUCPU连接，要求写出每连接，要求写出每 片芯片的地址范围。片芯片的地址范围。 A09 WR CPU D03 D47 A1012 D03 D47 A09 WE 10 MREQ CS0 1514 CS7 000000 111111 。 地址范围：地址范围：8K8K，1313位位 0,1

46、片：片：000 0000000000000 1111111111 0000H03FFH 2,3片：片：001 0000000000001 1111111111 0400H07FFH 下午9时33分52 第五章第五章 存储器存储器 5.4 5.4 只读存储器只读存储器 ROMROM 二极管掩膜二极管掩膜 固定掩膜型固定掩膜型MROMMROM MOSMOS管掩膜管掩膜 双极型管掩膜双极型管掩膜 一次可编程型一次可编程型PROMPROM 可改写型可改写型 EPROMEPROM（紫外线）紫外线） EEPROMEEPROM（电）电） FLASH ROMFLASH ROM（电可擦除、可重复编程，不（电可擦

47、除、可重复编程，不 需特殊高电压）需特殊高电压） 下午9时33分53 第五章第五章 存储器存储器 5.5 5.5 提高存储器性能的技术提高存储器性能的技术 一、双端口存储器一、双端口存储器 当两个端口的地址不当两个端口的地址不 相同时相同时：读写操：读写操 作不会发生冲突作不会发生冲突 当两个端口的地址相当两个端口的地址相 同时同时：读写操作：读写操作 会发生冲突，设会发生冲突，设 置置BUSY标志。标志。 下午9时33分54 第五章第五章 存储器存储器 二、二、多体交叉存储器多体交叉存储器 思想：思想：将一个大容量的主存分成多个容量相同的个体，将一个大容量的主存分成多个容量相同的个体， 每个

48、个体相互独立，交叉编址，每个个体有自己的地址每个个体相互独立，交叉编址，每个个体有自己的地址 寄存器，数据寄存器，读写电路等，这样每个个体都可寄存器，数据寄存器，读写电路等，这样每个个体都可 与与CPUCPU交换信息。交换信息。 这样，这样，CPUCPU可在一个存取周期内分时访问每个个体可在一个存取周期内分时访问每个个体 根据各模块地址的安排方式：根据各模块地址的安排方式： 可分为可分为顺序方式顺序方式和和交叉方式交叉方式。 （1）顺序方式：）顺序方式： （2）交叉方式：）交叉方式： 多体交叉存储器的优点多体交叉存储器的优点 采用分时启动的方法，可在不改变存取周期的前提采用分时启动的方法，可在

49、不改变存取周期的前提 下，增加存储器的带宽下，增加存储器的带宽 时间时间 单体单体 访存周期访存周期 单体单体 访存周期访存周期 启动存储体启动存储体 0 启动存储体启动存储体 1 启动存储体启动存储体 2 启动存储体启动存储体 3 例例5-5 设存储器容量为设存储器容量为32字，字长字，字长64位，模块数位，模块数m=4，分别，分别 用顺序方式和交叉方式进行组织。存取周期用顺序方式和交叉方式进行组织。存取周期T=200ns，数，数 据总线宽度为据总线宽度为64位，总线传送周期位，总线传送周期=50ns。问顺序存储器。问顺序存储器 和交叉存储器的带宽各是多少和交叉存储器的带宽各是多少? 下午9

50、时33分59 第五章第五章 存储器存储器 5.55.5 高速高速缓冲存储器缓冲存储器CacheCache 、问题的提出、问题的提出 目的：提高内存速度，解决内存与目的：提高内存速度，解决内存与CPUCPU速度不匹配的问题。速度不匹配的问题。 C P U 内内 存存 Cache 第五章第五章 存储器存储器 2.Cache2.Cache的理论基础的理论基础-程序的局部性程序的局部性原理原理 时间上的局部性时间上的局部性 如果某一地址空间的程序被访问，则近期它可能还会被如果某一地址空间的程序被访问，则近期它可能还会被 再次访问。再次访问。如：循环结构的程序如：循环结构的程序 空间上的局部性空间上的局

51、部性 如果某一地址空间的程序被访问，则它附近的程序有可如果某一地址空间的程序被访问，则它附近的程序有可 能被访问，能被访问，如：顺序结构程序如：顺序结构程序 第五章第五章 存储器存储器 3.3.基本原理基本原理 容量及速度容量及速度 通常采用通常采用SRAMSRAM半导体器件，其工作速度是主存的半导体器件，其工作速度是主存的5-105-10倍，倍， 但容量小，对整个存储系统的硬件线路复杂性和价格影响不但容量小，对整个存储系统的硬件线路复杂性和价格影响不 大。大。 命中率：命中率：CPUCPU在在CacheCache中取到的有效信息的次数与访问中取到的有效信息的次数与访问 CacheCache的

52、总次数的比率。的总次数的比率。 N NC C+N+Nm m为为CPUCPU访访CacheCache总次数总次数 N NC C、N Nm m为在为在CacheCache、主存中命中的次数、主存中命中的次数 NmNc Nc h 第五章第五章 存储器存储器 Cache/Cache/主存系统的平均访问时间主存系统的平均访问时间Ta Ta ： Tc命中时的命中时的CacheCache访问时间访问时间 Tm 未命中时的主存访问时间未命中时的主存访问时间 1-h未命中率未命中率 访问效率访问效率 e e： r=Tm/Tc 主存慢于主存慢于CacheCache的倍率的倍率 （一般（一般5-105-10） h)

53、Tm-(1TchTa h)r-(1h 1 h)Tm-(1hTc Tc Ta Tc e 第五章第五章 存储器存储器 例例. . 假设某计算机的存储系统由假设某计算机的存储系统由CacheCache和主存组成，和主存组成， 某程序执行过程中访存某程序执行过程中访存10001000次，其中访问次，其中访问CacheCache缺缺 失（未命中）失（未命中）5050次，则次，则CacheCache的命中率是：的命中率是： A.5% B.9.5% C.50% D.95%A.5% B.9.5% C.50% D.95% 答案：答案： D D 第五章第五章 存储器存储器 工作原理工作原理 将主存分将主存分块块，

54、每块有若干个字节，将，每块有若干个字节，将CacheCache也分成同样大也分成同样大 小的小的块块，由于其容量小，故其块数也比主存少，主存中，由于其容量小，故其块数也比主存少，主存中， 只有一部分块的内容可放在只有一部分块的内容可放在CacheCache中。中。 主存容量主存容量1MB1MB，分为分为20482048块，每块块，每块512B512B；CacheCache容量容量8KB8KB， 每块每块512B512B，分为分为1616块。块。 11位位 块标记块标记：指明指明该块该块是主存是主存 中哪一块的副本中哪一块的副本，该标记该标记 的内容的内容是是主存中块的编号。主存中块的编号。 （

55、1 1）读操作）读操作 当当CPUCPU发生读请求时，就发生读请求时，就 把主存地址同把主存地址同CacheCache某块某块 的标记相比较：的标记相比较： 相等：相等：所需数据已在所需数据已在CacheCache中，直接访问中，直接访问 CacheCache（一次传送一个字一次传送一个字） 不等：不等：所需数据未在所需数据未在CacheCache中，需将该数中，需将该数 据所在的整个字块，从内存一次调来。据所在的整个字块，从内存一次调来。 （2 2）写操作）写操作 CacheCache中的字块，是主存中相应字块的副本，程序运行过程中的字块，是主存中相应字块的副本，程序运行过程 中会对中会对C

56、acheCache的某块的某单元进行写操作，的某块的某单元进行写操作，如何保持如何保持CacheCache与内与内 存的一致性？存的一致性？ 写直达法：写直达法：CacheCache与主存单元同时更新与主存单元同时更新 （Write throughWrite through） 写回法：写回法：仅更新仅更新CacheCache单元，用标志位标记，直至修改的字块被单元，用标志位标记，直至修改的字块被 从从CacheCache中替换出来时，中替换出来时，则则一次写入内存一次写入内存。( (Write back)Write back) 特点：特点：写直达法写直达法简单，但当一个字被简单，但当一个字被多

57、次多次更新时，会引起对主更新时，会引起对主 存的多次写入，这是不必要的存的多次写入，这是不必要的. . 写回法写回法速度快，减少了访问主存的次数，但存在一致性速度快，减少了访问主存的次数，但存在一致性 的隐患。的隐患。 4 4. . 主存与主存与CacheCache的地址映射的地址映射 地址映射：地址映射：主存中的块如何在主存中的块如何在CacheCache中定位中定位（主存地址定位到（主存地址定位到 CacheCache地址的方法）。地址的方法）。 地址变换：地址变换：主存地址如何变化成主存地址如何变化成CacheCache地址地址 全相联映射全相联映射 直接映射直接映射 组相联映射组相联映

58、射 (1)(1)全相联映射全相联映射 * *地址映像规则：地址映像规则：主存块主存块i i可映射到可映射到CacheCache的任意块；的任意块； ( (1) 1) 主存与缓存分成相同大小的数据块。主存与缓存分成相同大小的数据块。 (2) (2) 主存的某一数据块可以装入缓存的任意一块空间中。主存的某一数据块可以装入缓存的任意一块空间中。 块内地址块内地址t t b b位位 主存地址：主存地址：块号块号i i m m位位 块内地址块内地址t t块号块号j j CacheCache地址：地址： 直接直接 主存空间主存空间 CacheCache空间空间 块块0 0 块块2 2m m-1-1 块块i

59、 i 块块0 0 块块2 2c c-1-1 块块j j 全相联地址映像全相联地址映像 目录表：目录表： 块块 标标 记记-主存地址块号主存地址块号(m(m位位) ) 查表行数查表行数所有行所有行 * *地址变换规则地址变换规则： 比较比较目录表目录表所有行所有行，命中行的行号命中行的行号即为变换后的块号；即为变换后的块号； =? 为为1 1时时 查表区域查表区域 块内地址块内地址t t b b位位 主存地址：主存地址： 块号块号i i m m位位 块内地址块内地址t t块号块号 CacheCache地址地址: : 块块0 0 块块2 2c c-1-1 目录表目录表 块块j j 有效位有效位 块

60、标记块标记 1 i1 i 0 a0 a 1 b1 b * *优点：优点：非常灵活非常灵活 * *缺点：缺点：需需相联存储器相联存储器( (目录表目录表) )，比较位数多，电路难设计。，比较位数多，电路难设计。 适用于块数较少的小容量适用于块数较少的小容量CacheCache 命中时命中时 不命中时不命中时 j j 不命中不命中 处理处理 主存字地址主存字地址=(000 0011 0110 0100 0101 0100)=(000 0011 0110 0100 0101 0100)2 2， 主存块地址主存块地址=(000 0011 0110 0100 0101)=(000 0011 0110 0