电子技术数字电路期中考试试卷_第1页
电子技术数字电路期中考试试卷_第2页
电子技术数字电路期中考试试卷_第3页
电子技术数字电路期中考试试卷_第4页
电子技术数字电路期中考试试卷_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、高三月考电子试题一、 填空题1 . 逻辑函数L = + A+ B+ C +D =( )。2 . 用4个触发器可以存储( )位二进制数3十进制数 34 的等值二进制数为( )2 ; 十进制数 98 的 8421BCD 码为( ) 8421BCD 。 4. 一个 JK 触发器有( ) 个稳态,它可存储( )位二进制5. 常用逻辑门电路的真值表如表1所示,则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1( ) ;F 2( ) ;F 3( ) 。 6、太阳出来和月

2、亮出来的逻辑关系是( )7.与非门的逻辑函数表达式为( ),逻辑功能为( )。8、编码就是( )。9、触发器具备( )种稳定状态,即( )状态、( )状态。10、一个触发器可以寄存( )位二进制数码,若要寄存N位二进制数码至少需要( )个触发器。二、选择题1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:( )图。 2.下列几种TTL电路中,输出端可实现线与功能的电路( )。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路,其多余输入端正确的处理方法是( )。 A、通过大电阻接地(1.5K) B、悬空 C、通过小电阻接地(

3、1K) D、通过电阻接V CC 4.请判断以下哪个电路不是时序逻辑电路( )。A、计数器 B、寄存器 C、译码器 D、触发器5、已知逻辑函数 与其相等的函数为( )。 A、 B、 C、 D、 6、一个数据选择器的地址输入端有3个时,最多可以有( )个数据信号输出。 A、4 B、6 C、8 D、16 7、 TTL 集成电路 74LS138 是 / 线译码器,译码器为输出低电平有效,若输入为 A 2 A 1 A 0 =101 时,输出: 为( )。 A . B. C. D. 8、属于组合逻辑电路的部件是( )。 A、编码器 B、寄存器 C、触发器 D、计数器9、T触发器中,当T=1时,触发器实现(

4、 )功能。 A、置1 B、置0 C、计数 D、保持 10以下式子中不正确的是( ) A1AA BAA=A C D1A1三判断题1 RS触发器、JK触发器均具有状态翻转功能( )2.JK触发器只有在CP脉冲下降沿到达瞬间才能翻转.( )3.一个触发器能存储1位二进制数 ( )4.当基本RS触发器的两个输入端均为1时,触发器的状态即为1( )5.非门通常是多个输入端,一个输入端。( )四、分析题1.分析如图所示电路,写出其真值表和最简表达式。(10分) 2.写出如图4所示电路的真值表及最简逻辑表达式。 3图(a)中CP的波形如图(b)所示。要求:(1)写出触发器次态Qn+1的最简函数表达式和Y1、Y2的输出方程。(4分)(2)在图(b)中画出Q、Y1和Y2的波形(设Q n=0)(6分)图(a) 图(b)4、放大电路如图所示,已知电容量足够大,Vcc=18V,RB1=75kW,RB2=20kW,RE2=1.8kW,RE1=200W,RC =8.2kW,RL=6.2kW,RS=600W,三极管的=100,UBEQ=0.7V。试

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论