数字光纤通信线路编译码仿真实验

西安电子科技大学 数字光纤通信线路编译码数字光纤通信线路编译码 仿真实验仿真实验 学号 04124064 姓名 徐志林 同做者 杜青山同做者 杜青山 01121285 01121285 数字光纤通信线路编译码仿真实验数字光纤通信线路编译码仿真实验 一 实验目的一 实验目的 1 熟悉 m 序列 NRZ 码 任意周期码产生原理 以及光纤线路 CMI 编译码原理 2 进一步熟悉数字电路设计技巧 3 基本掌握电路设计与仿真 4 深入理解光纤线路编译码在光纤通信系统中的实际运用方法 二 实现与仿真平台二 实现与仿真平台 Quartus 三 实验内容三 实验内容 1 设计 m 序列 NRZ 码产生电路以及光纤线路 CMI 编译码电路 m 序列 伪随机序列 NRZ 不归零码 CMI 编码规则 0 码 01 1 码 00 11 交替 2 仿真确保上述电路的正确设计 3 总结光纤线路编译码在光纤通信系统中的实际运用 四 四 实验要求实验要求 1 用绘制原理图的方法建立新工程 设计 CPLD 内部下述电路 15 位 m 序列 NRZ 码的生成电路 CMI 编码电路 CMI 编码输入的选择电路 周期 15 位 m 序列与由周期 15 位二进制码表示的本组内某学号最后三位 前面可补零 分 别选择作为 CMI 编码输入 CMI 译码电路 在实验室条件下使用统一系统时钟 输入 为 CMI 编码输出 2 对所做设计完成正确编译 3 使用仿真环境完成信号波形仿真 CPLD 电路仿真的输入输出信号即各测试点 数字信号要求如下 输入 电路的总复位信号 1 路 位 系统时钟信号 2Mbps 1 路 CMI 编码输入的选择信号 1 路 输出 周期 15 位 m 序列 NRZ 码 1 路 周期 15 位二进制后四位学号 1 路 CMI 编码输出信号 1 路 CMI 译码输出信号 1 路 4 对仿真信号波形结果进行原理分析 发现可能的问题并加以解决 得到正确的仿真结 果 五 实验设计与实现五 实验设计与实现 1 周期 15 位 m 伪随机序列 采用 74LS175 设计 15 位 m 序列发生器 74LS175 与或门 异或门 与门配合 最后数据通过 D 触发器输出 得到一个 m 伪随机序 列 电路设计如下 2 15 位固定序列发生器 采用 74LS161 同步置数端 计数到 14 时置数重新计数 达到计数 15 次的效果 采用 16 为数据选择器 其中一位不用 学号后四位为 4064 换为二进制码为 000111111100000 在选择器 data14 data0 端分别置数 当 74LS161 计数结果输入选择器 时 可以循环输出学号后四位的二进制码 设计电路如下 3 采用 2 选 1 数据选择器 两路输入信号分别为 15 位 m 随机序列和 15m 固定序列 选择 端连接一个输入信号 当信号为 1 时 选择 m 随机序列 当信号为 0 时 选择 m 固定序列 设计电路如下 4 CMI 编码器 采用两路输入 将原码分为 0 1 两路 0 路进行二分频 1 路进行 4 分频 并用 m 序列进行控制 当码为 0 码时 在二分频中译为 01 当码为 1 码时 四分频中 00 11 交替译码 设计电路如下 5 CMI 译码电路 译码需将 0 1 的两路并行码转为串行码 用 D 触发器将编码结果延迟一个码元 与原编码 结果通过异或门 00 11 变为 1 01 变为 0 达到译码效果 设计电路如下 六 实验结论及分析六 实验结论及分析 1 实验结果 当输入选择为 m 固定序列码 000111111100000 时 clk 为总时钟 sel 为 m 序列选择信号 code 为选择欲编码序列 out 为 CMI 编码输出 de 为解码输出 当输入选择为 m 随机码 111011001010000 时 2 分析 由实验结果可见 编译码成功 但在编码结果和输入中还有毛刺 需进一步改良电路 在 m 固定序列码的产生中采用 15 位选择器对电路资源有一定浪费 但原码的输入简单 不 需卡诺图分析函数从而构造电路 七 遇到问题及解决方法七 遇到问题及解决方法 1 在电路设计中 一开始只是简单的将编码电路分