任务三时序逻辑电路及其应用4任意进制计数器.ppt

3 1寄存器3 2二进制计数器3 3十进制计数器3 4任意进制计数器小结 任务三时序逻辑电路及其应用 3 1寄存器3 2二进制计数器3 3十进制计数器3 4任意进制计数器本章小结 任务三时序逻辑电路及其应用 3 1 1数码寄器将仅仅具有接收数码 储存数码和删除原有数码功能的寄存器称为数码寄存器 寄存器存储数据的位数等于构成它的触发器的个数 3 1寄存器 任务三时序逻辑电路及其应用 电路如图3 1所示 图3 四位数码寄存器 任务三时序逻辑电路及其应用 当接收脉冲CP的上升沿到达时 寄存器接收新的数据 并存入各触发器之中 同时由Q Q 输出更新后的数据 寄存器的数据可以保存到下一个CP脉冲的上升沿到来之前 数码寄存器接收数码时所有代码同时读入 且同时出现在输出端 这种方式称为并行输入 并行输出方式 任务三时序逻辑电路及其应用 3 1 2移位寄存器 1 单向移位寄存器 1 电路结构四位单向移位寄存器如图3 2所示 任务三时序逻辑电路及其应用 图3 2四位单向移寄存器 任务三时序逻辑电路及其应用 2 逻辑功能分析 驱动方程D0 DD1 Q0D2 Q1D3 Q2 状态方程 任务三时序逻辑电路及其应用 数据传输首先将寄存器清零 只要端有一负脉冲 触发器各输出均为零 然后在D输入端加入数据信号 设D 1101 从D端自高向低逐位输入1101 D信号应与CP脉冲相互对应 D信号先于CP脉冲上升沿到来之前置入D输入端 其工作过程如表3 1所示 任务三时序逻辑电路及其应用 由表可以看出 经过四个CP脉冲 1101置入了寄存器 表3 1四位单向移位寄存器状态表 任务三时序逻辑电路及其应用 2 双向移位寄存器所存数码既可以自低位向高位逐位移动又可以自高位向低位逐位移动的寄存器称为双向移位寄存器 1 74LS194的外引线排列与引出端符号外引线排列如图3 3所示 图3 374LS194外引线排列 任务三时序逻辑电路及其应用 2 功能及其说明74LS194的功能如表3 2所示 任务三时序逻辑电路及其应用 表15 274LS194功能表 任务三时序逻辑电路及其应用 3 应用利用74LS194组件构成环形计数器 把寄存器输出端Q3反馈到右移输入端DSR 使DSR Q3 电路组成如图3 4所示 图3 4环型计数器 任务三时序逻辑电路及其应用 思考题 图3 1是用D触发器组成的数码寄存器 用JK触发器能实现数码寄存吗 如果可以 请画出用JK触发器组成的2位数码寄存器 什么是高位移位寄存器 什么是低位移位寄存器 二者在串行输入数据时有什么要求 返回 任务三时序逻辑电路及其应用 3 2二进制计数器 3 2 1异步二进制计数器1 电路组成三位异步二进制加法计数器的电路如图3 5 a 所示 图3 5 a 逻辑图 任务三时序逻辑电路及其应用 其结构特点是 每个JK触发器的JK输入端均为悬空状态 悬空为 1 即每个触发器是处于计数状态的 每来一个CP脉冲 其状态就翻转一次 每个触发器都接成T 触发器 计数脉冲CP只加到最低位触发器的时钟脉冲输入端 而高一位的触发器则由相邻低位触发器的进位信号触发 因此 各位触发器的翻转不是同时的 状态更新有先有后 FF2 FF3与CP不同步 这是异步计数器的重要特点 任务三时序逻辑电路及其应用 2 逻辑功能分析电路的波形如图3 5 b 所示 图3 5 b 时序图 任务三时序逻辑电路及其应用 将每个CP脉冲所对应的触发器的状态列于表3 3表3 3三位二进制加法计数器状态表 任务三时序逻辑电路及其应用 由表可以看出 触发器的不同状态是代表了输入计数脉冲的数目 3 集成异步二进制计数器型号为74LS393的集成电路是双四位二进制加法计数器 图3 6 a 是它的逻辑电路 图 b 是它的外引线排列图 任务三时序逻辑电路及其应用 图3 674LS393电路图 任务三时序逻辑电路及其应用 b 外引线图图3 674LS393电路图 任务三时序逻辑电路及其应用 由图3 6 a 可以看出 该电路具有构成异步二进制加法计数器的规律 如果将左边计数器最高位的Q端接到右边计数器的计数脉冲输入端 就可以构成八位二进制加法计数器 如图3 7所示 图3 774LS393实现八位二进制加法计数器 任务三时序逻辑电路及其应用 3 2 2同步二进制计数器1 电路组成三位同步二进制减法计数器的电路如图3 8 a 所示 其中FF3所为最高位 FF1为最低位 任务三时序逻辑电路及其应用 图3 8 a 电路图 任务三时序逻辑电路及其应用 其结构特点是 所有触发器的CP脉冲端同时接到一个计数脉冲上 最低位触发器的J K端悬空 仍接成T 触发器 同时所有低位触发器的端相 与 接到高位触发器的输入端J K上 即 任务三时序逻辑电路及其应用 依次类推 第n个触发器JK端的逻辑表达式为 任务三时序逻辑电路及其应用 2 逻辑功能分析电路的波形如图3 8 b 所示 图3 8 b 波形图 任务三时序逻辑电路及其应用 每个CP脉冲所对应的各触发器的状态如表3 4所示 表3 4三位二进制加法计数器状态表 任务三时序逻辑电路及其应用 3 集成同步二进制计数器 1 74LS161的逻辑功能型号为74LS161的集成计数器是四位同步二进制加法计数器 其外引线排列及方框图如图3 9所示 逻辑功能如表3 5所示 任务三时序逻辑电路及其应用 图3 974LS161外引线及方框图 a 外引线图 任务三时序逻辑电路及其应用 图3 974LS161外引线及方框图 b 方框图 任务三时序逻辑电路及其应用 表3 574LS161功能表 任务三时序逻辑电路及其应用 表3 574LS161功能表 例15 2 任务三时序逻辑电路及其应用 表中第一行说明电路具有异步清零功能 表中第二行说明电路具有同步置数功能 表中第三行说明 只有当CTP CTT 1 CP脉冲上升沿到来时 电路才具有二进制加法计数功能 表中第四行和第五行说明电路具有保持原状态不变的功能 任务三时序逻辑电路及其应用 2 74LS163的逻辑功能74LS163为同步四位二进制加法计数器 其管脚排列及方框图如图3 10所示 a 外引线排列 b 方框图图3 1074LS161的外引线及方框图 任务三时序逻辑电路及其应用 74LS163的逻辑功能如表3 6所示 表3 674LS163功能表 任务三时序逻辑电路及其应用 74LS163的逻辑功能如表3 6所示 表3 674LS163功能表 例15 3 任务三时序逻辑电路及其应用 分析功能表后 应能回答下列问题 计数器在什么条件下才能计数 是C 上升沿计数 还是C 下降沿计数 各输入端应加什么信号 电路有无清零功能 如果有 是异步清零 还是同步清零 电路有无预置数功能 如果有 是异步置数 还是同步置数 电路有无保持功能 如果有 条件是什么 任务三时序逻辑电路及其应用 下面将集成计数器的清零置数的种类及对输入端的要求对比于表3 7中表3 7集成计数器中清零与置数的输入条件 任务三时序逻辑电路及其应用 3 74LS161和74LS163的状态转换图74LS161和74LS163在计数时的状态转换图如图3 11所示 图3 1174LS161及74LS163的计数器状态图 任务三时序逻辑电路及其应用 4 集成二进制计数器的级连扩展利用两片74LS163可以构成八位二进制加法计数器 如图3 12所示 图3 1274LS163的级联扩展 任务三时序逻辑电路及其应用 3 2 3集成二进制计数器型号简介如表3 8所示 任务三时序逻辑电路及其应用 表3 8集成二进制计数器品种介绍 任务三时序逻辑电路及其应用 思考题 总结异步二进制计数器与同步二进制计数器连接规律 并说明异步二进制计数器与同步二进制计数器在结构上有什么区别 怎样读懂集成计数器的功能表 利用两片74LS161构成八位二进制计数器 返回 任务三时序逻辑电路及其应用 3 3十进制计数器 3 3 1异步十进制加法计数器1 集成计数器74LS290介绍型号为74LS290的计数器为二 五 十制计数器 其外引线排列及方框图见图3 13所示 任务三时序逻辑电路及其应用 a 外引线排列图 b 方框图图3 1374LS290的外引线及方框图 任务三时序逻辑电路及其应用 图3 14 a 是74LS290的逻辑图 图中FF0构成一位二进制计数器 FF1 FF2 FF3构成异步五进制加法计数器图3 14 a 74LS290的逻辑图 任务三时序逻辑电路及其应用 如果将FF0的Q0端接到FF1的触发脉冲CP端 则构成异步十进制加法计数器 其中输出端的最高位为Q3 最低位为Q0 如图3 14 b 所示 b 十进制连接图图3 1474LS290的逻辑图 任务三时序逻辑电路及其应用 74LS290的逻辑功能如表3 9所示 表3 974LS290功能表 任务三时序逻辑电路及其应用 74LS290的逻辑功能如表3 9所示 表3 974LS290功能表 例15 1 任务三时序逻辑电路及其应用 表中第1行 第2行表示电路的置 0 功能与CP脉冲无关 说明74LS290具有异步清零功能 表中第3行 第4行表示电路的置 1 功能也与CP脉冲无关 说明74LS290具有异步置 1 功能 表中第5 8行说明 在R01 R02中至少有一个输入端为 0 及S9 1 S9 2 中至少有一个输入端为 0 的前提下 当CP脉冲的下降沿到来时 该计数器开始计数 任务三时序逻辑电路及其应用 在接成十进制计数器时 可得出如图3 15所示的状态转换图及图3 16所示的时序图图3 1574LS290构成十进制计数器的状态转换图 任务三时序逻辑电路及其应用 图3 1674LS290构成十进制计数器的时序图 任务三时序逻辑电路及其应用 2 集成计数器74LS196介绍74LS196为可预置数的异步二 五 十进制计数器 其外线排列及方框图如图3 17所示 a 外引线排列图 b 方框图图3 1774LS196外引线及方框图 任务三时序逻辑电路及其应用 74LS196的功能如表3 10所示 表3 1074LS196功能表 任务三时序逻辑电路及其应用 74LS196的功能如表3 10所示 表3 1074LS196功能表 例15 5 任务三时序逻辑电路及其应用 表中第一行说明为低电平时 不管CP脉冲状态如何 各触发器均清零 具有异步清零功能表中第二行说明计数 置入控制端 为低电平时 不管CP0及CP1状态如何 输出端 Q0 Q3 即可预置成与数据输入端 D0 D3 一致的状态 具有异步置数功能 表中第三行表明当 为高电平时 在CP0 CP1下降沿作用下进行计数操作 74LS196计数时的状态转换图及时序图与74LS290完全相同 任务三时序逻辑电路及其应用 3 计数器的级联扩展利用两片74LS290可以构成两位十进制计数器 即一百进制计数器 第1步 将每片的Q0接到各自的CP1上 第2步 将低位 个位 片的Q3接到高位 十位 片的CP0上 便可实现 如图3 18所示 任务三时序逻辑电路及其应用 图3 1874LS290的级联扩展 任务三时序逻辑电路及其应用 利用两片74LS196同样构成两位十进制计数器 如图3 19所示 图3 1974LS196的级联扩展 任务三时序逻辑电路及其应用 3 3 2同步十进制加法计数器下面以74LS160为例介绍十进制同步计数器 1 外列线排及方框图74LS160的外引线排列及方框图如图3 20所示 任务三时序逻辑电路及其应用 a 外引线排列图 b 方框图图3 2074LS160的外引线及方框图 任务三时序逻辑电路及其应用 2 逻辑功能分析74LS160是一个同步十进制计数器 同步计数器即4个触发器的状态更新是在同一时刻 CP的上升沿 发生的 逻辑功能如表3 11所示 任务三时序逻辑电路及其应用 表3 1174LS160功能表 任务三时序逻辑电路及其应用 表中第一行表明74LS160具有异步清零功能 表中第二行表明74LS160具有同步置数功能 表中第三行 第四行表明 只要CTP CTT中有一个为零 电路保持原态不变 即具有自保持功能 表中第五行表明当CTP CTT均为 1 时 具有计数功能 且在CP脉冲的上升沿触发翻转 任务三时序逻辑电路及其应用 它的时序图如图3 21所示 与图3 16相比 仅在于触发沿不同 图3 2174LS160时序图 任务三时序逻辑电路及其应用 3 74LS160的级联扩展利用两片74LS160可以组成两位十进制计数器 如图3 22所示 图3 2274LS160的级联扩展 任务三时序逻辑电路及其应用 3 3 3集成十进制计数器型号简介表3 12集成十进制计数器品种介绍 任务三时序逻辑电路及其应用 任务三时序逻辑电路及其应用 思考题 分析74LS290中由FF1 FF2 FF3组成的五进制计数器的逻辑功能 画出其时序图 画出由74LS290组成的二进制计数器的逻辑图 并指出由哪个CP脉冲端输入CP脉冲 哪个输出端取出信号 比较异步十进制计数器74LS290与同步十进制计数器74LS160在级联扩展的连接上有什么不同 并想想为什么 返回 任务三时序逻辑电路及其应用 3 4任意进制计数器3 4 1采用复位法构成任意进制计数器1 异步复位利用集成计数器的异步清零端进行复位来实现N进制计数器 即为异步复位法 任务三时序逻辑电路及其应用 对于清零输入端为高电平有效的触发器 将SN状态时所有触发器输出为 1 的Q端相 与 作为复位信号 即经与门反馈到清零端 对于清零输入端为低电平有效的触发器 将SN状态时所有触发器输出为 1 的Q端相 与非 作为复位信号 即经与非门反馈到清零端 任务三时序逻辑电路及其应用 例3 1试用二 五 十进制计数器74LS290实现六进制加法计数器 74LS290的功能如表15 9所示 解 首先将Q0端接到CP1端 计数脉冲从CP0端送入 构成8421BCD码加法计数器 其有效循环如图15 23所示 任务三时序逻辑电路及其应用 图3 2374LS290状态转换图 任务三时序逻辑电路及其应用 为了实现六进制计数器 应在计数到0101结束时 跃过0110 0111 1000 1001四个状态而返回0000 由于74LS290的复位端R0 1 R0 2 为异步复位端 只要R0 1 R0 2 1 不管CP状态如何 均复位到0000 为了保证0101能够维持一个完整的CP脉冲时间 必须利用下一个状态0110作为复位信号 其波形如图3 24所示 任务三时序逻辑电路及其应用 图3 24用异步复为法实现六进制计数器时序图 任务三时序逻辑电路及其应用 由分析可知 复位信号应为 R0 1 R0 2 Q2Q1 3 3 按式 3 3 接线 得到六进制计数器 如图3 25所示 图3 25利用74LS290实现六进制计数器 任务三时序逻辑电路及其应用 例3 2试用同步四位二进制加法计数器74LS161实现十二进制计数器 74LS161具有异步清零功能 它的功能如表3 5所示 解 首先画出74LS161的状态转换图 如图3 26所示 任务三时序逻辑电路及其应用 图3 2674LS161的状态转换图 任务三时序逻辑电路及其应用 图3 2674LS161的状态转换图 例15 3 任务三时序逻辑电路及其应用 为实现十二进制计数器 应在74LS161从0000计数到1011时 电路状态跃过1100 1101 1110 1111四个状态而返回0000 如图中实线所示 由于74LS161的清零端为异步清零端 为了保证1011能够维持一个完整的CP脉冲周期 必须利用下一个状态SN 1100作为复位信号 且由于CR为低电平有效 因此位端的信号 3 4 其接线图如图15 27所示 状态1100为过渡状态 任务三时序逻辑电路及其应用 图3 2774LS161采用异步复位实现十二进制加法计数器 任务三时序逻辑电路及其应用 2 同步复位由于具有同步清零功能的集成计数器必须在清零输入端为有效电平且CP脉冲触发沿到来时完成清零操作 所以在采用复位法实现N进制计数器时 应利用SN 1状态作为复位信号 对于清零输入为高电平有效的计数器 将SN 1状态下的输出为 1 的各触发器Q端相 与 作为复位信号 即经与门反馈到CR端 任务三时序逻辑电路及其应用 对于清零输入为低电平有效的计数器 将SN 1状态下的输出为 1 的各触发器Q端相 与非 作为复位信号 即经与非门反馈到端 这样 当计数器从S0计数到SN 1时 它的清零端为有效低电平 当再来CP脉冲时 状态返回S0 形成S0 SN 1共N个有效状态的循环 因而构成N进制计数器 任务三时序逻辑电路及其应用 例3 3已知74LS163为同步四位二进制加法计数器 其方框图如图3 10 b 所示 逻辑功能如表3 6所示 试用74LS163实现十二进制加法计数器 任务三时序逻辑电路及其应用 解 从表3 6可知 74LS163具有同步清零功能 且清零低电平有效 74LS163的状态转换图与74LS161的相同 如图15 26所示 为了实现十二进制加法计数器 当74LS163从0000计数到1011时 应跃过1100 1101 1110 1111四个状态 返回到0000 此时 应将1011状态输出为 1 的Q3 Q1 Q0相 与非 作为复位信号 即 3 5 按上式接线得到十二进制计数器 如图3 28 任务三时序逻辑电路及其应用 图3 2874LS163利用同步复位实现十二进制计数器 任务三时序逻辑电路及其应用 将图3 28与3 27相比 同样都是十二进制计数器 利用异步复位的74LS161是在1100状态下进行复位 利用同步复位的74LS163是在1011状态下进行复位 原因是利用异步复位的方法构成N进制计数器时 有过渡状态SN 而同步复位时则无过渡状态SN 任务三时序逻辑电路及其应用 例3 4试用例15 3中的74LS163构成十三进制加法计数器 解 电路如图3 29所示 图3 2974LS163利用同步复位实现十三进制计数器 任务三时序逻辑电路及其应用 3 4 2采用预置数法构成任意进制计数器所谓预置数 就是计数器在控制信号作用下 预置成所需的状态 通过设置不同的预置数来修改计数的周期 从而实现任意进制的计数器 预置数法是利用集成计数中的预置数端LD或来实现的 任务三时序逻辑电路及其应用 1 异步置数例3 5已知74LS196为具有异步置数功能的二 五 十进制计数器 其逻辑功能如表3 10所示 试用它实现七进制计数器 解 首先将74LS196的Q端接到CP端 构成十进制加法计数器 欲实现七进制计数器 可以采用下述步骤进行 任务三时序逻辑电路及其应用 画出十进制计数器的状态转换图 如图3 30所示 其有效状态为0000 1001 图3 3074LS196状态转换图 任务三时序逻辑电路及其应用 确定预置数 设预置数为0010 则为初始状态 以S2为初始状态 顺序找到0010 0011 0100 0101 0110 0111 1000七个状态构成有效循环 便可以实现七进制计数 如图3 30中实线所示 任务三时序逻辑电路及其应用 确定预置数控制输入端CT 的表达式 由于74LS196具有异步置数功能 应以下一个状态Si N 1001作为置数控制信号 因此 CT 3 7 画图 将数据输入端接到预置数0010 按CT 的表达式接其反馈信号 得到七进制计数器 如图3 31所示 任务三时序逻辑电路及其应用 图3 3174LS196构成的七进制计数器 任务三时序逻辑电路及其应用 2 同步置数例 3 6试用置位法将74LS163接成七进制计数器 74LS163为同步二进制加法计数器 逻辑功能如表3 6所示 解 由表3 6可知 74LS163具有同步置数功能 且低电平有效 1 画74LS163的状态转换图 如图3 32所示 它有0 15个状态 任务三时序逻辑电路及其应用 图3 3274LS163状态转换图 任务三时序逻辑电路及其应用 2 画74LS163的状态转换图 如图3 32所示 它有0 15个状态 3 在16进制计数器中 以0010为初态 顺序计数至1000时 经过七个状态 需跃过1001 0001九个状态而返回到0010 如图3 32中带箭头的长线所示 任务三时序逻辑电路及其应用 4 确定预置数控制输入端的表达式 由于74LS163为同步置数 故应以Si N 1 1000信号作为它的置数控制信号 即 3 8 5 画图 将数据输入端接预置数 即接0010 按式 3 8 接 得出七进制计数器 如图3 33所示 任务三时序逻辑电路及其应用 图3 3374LS163用同步置数端实现七进制计数器 任务三时序逻辑电路及其应用 3 4 3采用进位输出置最小数法构成N进制计数器如果计数器有进位输出端及置数控制端 可采用进位输出置最小数法构成N进制计数器 其方法是 从计数器的某一中间作状态作为计数时的最小数 在计数器计到1111状态时 产生一个进位信号反馈到置数控制端 使计数器返回到起始的中间状态 从而实现任意进制计数 这时 计数器的状态在这个最小数到1111之间循环 任务三时序逻辑电路及其应用 例3 7试用74LS161设计一个十二进制计数器 其状态在自然二进制码0100 1111之间循环 解 将74LS161的计数器状态按题意要求列与表3 13 任务三时序逻辑电路及其应用 表3 1374LS161计数状态顺序表 任务三时序逻辑电路及其应用 图3 3474LS161输出置最小数法实现十二进制计数器 任务三时序逻辑电路及其应用 例3 8用74LS161组成计数器如图15 35所示 请分析是几进制计数器 解 由图可知 该电路采用的是进位输出置最小数法 并行输入端 0110为最小数 则该计数器的计数顺序为有效计数状态为10个 所以为10进制计数器 任务三时序逻辑电路及其应用 图3 35例15 8图 任务三时序逻辑电路及其应用 3 4 4