《MIPS体系结构介绍》PPT课件.ppt

MIPS体系结构介绍,张福新,MIPSCPU的发展,MIPSI1987MIPSR2000(16MHZ)1990MIPSR3000(33MHZ)1990IDTR3051(20MHZ)MIPSIII1991MIPSR4000(100MHZ)1993IDT/QEDR4600(100MHZ)1993MIPSR4400(150MHZ)1995NEC/MIPSVr4300(133MHZ)MIPSIV1996MIPSR10000(200MHZ)1996SGI/QEDR5000(200MHZ),MIPS体系结构特点(1),定长指令(32bit)32个通用寄存器(寄存器0恒为0)三操作指令格式(两个源一个目标)无条件码只有load/store指令访存单一寻址模式Load/store要求对齐跳转指令范围限制:绝对跳转256M，相对跳转128K乘除法专用hi,lo寄存器,MIPS体系结构特点(2),没有字节或者半字运算指令没有特殊的栈支持ABI最小化的过程调用支持跳转并联接指令jal,jalr最简化的中断和例外处理支持EPC,CAUSE寄存器，特定入口软件处理上下文保存和mmu管理和流水线实现相关的一些特点延迟槽:delayedbranch和loaddelayslot乘除法部件的独立性一些控制指令的相关,MIPS处理器控制,Coprocessor0设置CPU配置控制cache例外/中断处理存储管理其他：时钟，事件计数器等,Cache管理,任务:初始化检测cache大小，清除内容DMA从内存DMA数据到外部设备前要写回cache中的内容从外部设备DMA数据到内存后，cache相应内容必须在使用这些数据前清空写指令处理cachealias手段Cache指令:writeback,invalidate,writeback_invalidate等,例外和中断,MIPSCPU响应例外时的动作：当前的PC保存到epc控制寄存器进入核心模式，禁止中断例外的原因记录在cause寄存器中，对地址例外，badvaddr寄存器也记下产生例外的地址，对MMU管理的例外，另外有一些MMU寄存器会被设置CPU开始从例外入口地址取指;大多数例外的入口地址都一样，个别有特殊需要的例外有自己的入口,MIPSCPU中断,8个中断位，可分别屏蔽；两个软件中断，六个硬件中断引脚Cause控制寄存器8位指示哪个引脚发生中断，status控制寄存器有8位用于屏蔽相应中断，另外有EXL/ERL位用于全部屏蔽,内存管理和TLB,地址空间TLB控制指令控制寄存器表项内容,MIPSCPU地址空间,0 xc0000000,0 xa0000000,0 x80000000,0 x00000000,0 xffffffff,MIPS指令集,Nop寄存器移动：move取常数：立即数(li,lui)或者地址(la)算术逻辑指令：add/addi/addu/addiu,setif型指令slt,slti,sltiu,sltu等整数乘除：mult,multu,div,divu,mfhi,mflo,mthi,mtloload/store:lb/lbu/lh/lhu/lw/lwu/ld/ldl/ldr/lwl/lwr/ll/lld,sb/sh/sw/sd/sdl/sdr/swl/swr/sc/scd跳转、函数调用和分支：相对跳转(bne,beql,blt,)绝对跳转(j,jr),函数调用(andlink,如jal,jalr,bal等)断点和陷阱：break,syscall,teq,teqi,tgeCp0指令cfc0,ctc0;mfc0,mtc0,dmfc0,dmtc0;eret,cache,sync;tlbp,tlbr,tlbwi,tlbwr;wait,suspend;浮点指令cfc1/ctc1;mfc1,mtc1,dmfc1,dmtc1;mov.s/mov.d;,MIPS汇编,寄存器命名和使用约定宏指令汇编程序员或者高级语言编译器使用，被汇编器翻译为一个指令序列，如lid