毕业设计（论文）答辩-基于FPGA的多道脉冲幅度分析器毕业设计答辩.ppt

毕业设计答辩,基于fpga的多道脉冲幅度分析器的设计 姓名： 班级：电信科074 指导老师：,目录,研究背景 国内外研究现状 特色与创新 设计完成的主要任务 整体设计 功能模块设计 调试结果分析 结论,研究背景,核能谱测量技术被广泛应用于定量分析被测物质的元素成分及其含量。核能谱测量技术是一种综合性很强的技术，是核探测技术、电子技术、计算机技术等多学科相互交叉渗透的产物，具有现场、多元素快速分析、非破坏性等特点，目前已成为物质成分分析必用的仪器。多道脉冲幅度分析器是能谱仪的关键部件，其性能好坏决定了能谱仪的测量精度，所以，多道脉冲幅度分析技术是核辐射测量技术中的一个重要研究课题。,国内外研究现状,国内外研制生产大致分为两类： ortec、canbber及北京核仪器厂 为代表 原理是采用逐次比较法，特点是采用数字集成电路芯片来实现a/d，采用数字均道器来调节道宽，优点是能满足高计数率，缺点是积分非线性、微分非线性不太理想。 上海核仪器厂为代表 原理采用线性放电法，特点是采用中小规模数字集成电路芯片来实现控制核心，优点是积分非线性、微分非线性好，缺点是只能满足低计数率。,特色与创新,采用fpga为核心的器件，以一片fpga芯片代替了以往30多片中小型的数字芯片，提高整体的抗干扰能力和稳定性，而且可以使体积更小。fpga能通过vhdl语言编写程序实现许多强大的功能 采用二级线性放电法，但不是直接采用a/d变换转换芯片，而是将计数器、比较器、存储器等功能器件集成在fpga上，相当于自制一个a/d变换转换器。,设计完成的主要任务,完整的多道脉冲幅度分析器应具有两大部分的功能： 对探测信号的模数转换和地址存储，即数据转换及存储的控制功能； 将结果直接显示或通过串口、并口等方式送给微机处理，即数据传输功能。,输入信号幅度分成l6类进行存 储，每类幅度差为h，h称为 道宽，每一类称为一道，共有 l 6道，道号为015。和道号 相应，存储器有16个存储单元 存储单元的地址为0-15。幅度 为v的模拟信号经过模数变换 得到和v成比例的地址码m， m=v/h。按地址码m寻找存 储器中此信号应存入的第m个 存储单元，然后使该单元中的 计数加1。 模数变换及按地址寻址存储示意图,整体设计,数据获取,线性放电法模数变换原理,经过模数转换的道址是数据传输和数据处理的对象，我们获得道址数据的方法采用线性放电法。,下图为两级直线放电法模数变换原理图 总道数l max=4096=212 快放电速度为26h/t0 慢放电速度为20h/t0,数据获取,数据传输常用的几种方式：串口、epp、isa总线接口、usb接口和并口。 串口设计简单、传输距离较远、传输线较少，是数据传输中广泛采用的一种标准。串行接口中有几种接口标准如rs-232、rs-422等。 通用串行总线usb由intel等厂商制定 ，其特点速度快、安装方便、即插即用、扩展性好，可有效降低成本、简化设备的配置和连接。,经过对两种数据传输方式的分析，其中rs-232比较简单，易于实现，usb传输速度快，方便，但它的协议复杂，编程不易。因此设计最终使用rs-232作为系统的传输方式。,总体方案设计,使用二级线性放电法做系统的a/d转换，用rs-232和usb进行数据传输，使用fpga作为整个系统的控制和存储核心。 整个系统可分为四部分。 第一部分脉冲放大电路，即前放和主放 第二部分为模数转换部分 第三部分以fpga为核心的数字逻辑控制电路部分 第四部分为以usb标准设计制作的数据传输部分,多道脉冲分析器的系统结构原理图,软件设计,软件设计过程就是用程序语言编写程序并下载到芯片中，实现各项功能的过程 程序设计是用vhdl语言编写的，仿真工具为altera公司的quartusii7.2，根据各模块的设计思路编程并调试，仿真，最后作顶层程序，连接各单元电路，生成器件的比特流文件，下载到altera公司的cyclone系列ep1c6q240c8芯片上。,系统主流程图,fgpa功能模块结构图,功能模块设计,主要有7个功能模块组成 分频功能模块设计对时钟进行预分频 主控功能模块设计对模拟信号数字量化 存储功能模块设计实现ram功能 rs232通讯功能模块设计发送数据 pwm斩波调幅设计把上下阈值转变为占空比相应的pwm斩波 存储控制模块设计接收主控模块发送的数据，并将其转换为道址送入存储器 时间控制模块设计制测量时间,主控模块状态流程图 state0：初状态，全部复位； state1：等待过峰，过峰则进入state2； state2：信号是否有效，有效即进入state4，无效则进入state3； state3：清空电容电量，清空即进入state0，否则状态不变； state4：慢放电，内部计数器计数，放完进入state0，否则状态不变 state5：检测是否到达测量时间，没到回到初状态，否则保持该状态,state0 ：初始状态，载 入数据。 state1 ：数据发送状态 state2 ：取地址状态， 如果取完地址则停止发送 rs232发送模块状态流程图,pwm程序流程图 该程序通过将外部输入的1 mhz的时钟频率转换为10 khz的斩波频率(100分频)，同时将分频计数器计数值与输入的上、下阈值进行比较，输出相应占空比的波形。,state0 ：存储器清零状态； state1 ：初始状态，等待可 存储信号或数据发 送信号； state2 ：读数据状态； state3 ：延时状态，采用计 数延时； state4 ：写数据状态； state5 ：延时状态，采用计 数延时； state6 ：时间判断状态，检 测程序是否到达测 量时间； 存储控制模块状态转换图,时间控制模块程序流程图 该模块主要是用来控制测量时间(在此以1 s为周期计时)。当测量完毕后，则开始发送数据。,调试结果分析,软件的测试 编辑完各个模块的源程序后通过quartusii对各个模块进行仿真，各个模块的仿真波形都能够正确的显示所要求的结果，其次在一些不易理解的模块处又用了visio做出了该模块的流程图。由于能力的欠缺未能在试验箱上进行原理仿真。 硬件部分 用protel画出了各个模块的原理图，并加以分析。,结论,系统设计过程中所涉及到如下技术： 1、vhdl编程语