华中科技大学数字电子技术基础试卷及参考答案.pdf

数字电子技术基础试卷数字电子技术基础试卷(本科本科)及参考答案及参考答案 试卷一及其参考答案 试卷一 一、 （20 分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入 该题后的括号中。 1十进制数 3.625 的二进制数和 8421BCD 码分别为（ ） A 11.11 和 11.001 B11.101 和 0011.011000100101 C11.01 和 11.011000100101 D11.101 和 11.101 2下列几种说法中错误的是（ ） A任何逻辑函数都可以用卡诺图表示。 B逻辑函数的卡诺图是唯一的。 C 同一个卡诺图化简结果可能不是唯一的。 D 卡诺图中 1 的个数和 0 的个数相同。 3和 TTL 电路相比，CMOS 电路最突出的优点在于（ ） A可靠性高 B抗干扰能力强 C速度快 D功耗低 4为了把串行输入的数据转换为并行输出的数据，可以使用（ ） A寄存器 B移位寄存器 C计数器 D存储器 5单稳态触发器的输出脉冲的宽度取决于（ ） A触发脉冲的宽度 B触发脉冲的幅度 C电路本身的电容、电阻的参数 D电源电压的数值 6为了提高多谐振荡器频率的稳定性，最有效的方法是（ ） A提高电容、电阻的精度 B提高电源的稳定度 C采用石英晶体振荡器 C保持环境温度不变 7已知时钟脉冲频率为 fcp，欲得到频率为 0.2fcp的矩形波应采用（ ） A五进制计数器 B五位二进制计数器 C单稳态触发器 C多谐振荡器 8在图 1-8 用 555 定时器组成的施密特触发电路中，它的回差电压等于（ ） A5V B2V C4V D3V I +5V 8 4 1 5 6 2 3 555 （1） +4V 图 1-8 二、 （12 分）已知输入信号 A、B、C 的波形，试画出图 2 所示各电路输出（L1、L2、L3） 的波形。设触发器的初态为 0。 A +5V A B C L1 B C & & =1 1J 1K 1 A B C Q L2 C1 S0 Y W S1 S2 G D0 D1 D2 D3 D4 D5 D6 D7 A B C 1 0 L3 74HC151 图 2 三、 （10 分）如图 3 所示，为检测水箱的液位，在 A、B、C、三个地方安置了三个水 位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元 件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在 A、B 之间的正常 状态时，仅绿灯 G 亮；水面在 B、C 间或 A 以上的异常状态时，仅黄 Y 灯亮；水面在 C 以 下的危险状态时，仅红灯 R 亮。 A B C 图 3 四、 （12 分）逻辑电路如图 4 所示，试画出 Q0、Q1、Q2的波形。设各触发器初态为 0。 1J 1K C1 Q0 1J 1K C1 Q1 1J 1K C1 Q2 = 1 1 1 CP FF0 FF1 FF2 CP 图 4 五、 （12 分）已知某同步时序逻辑电路的时序图如图 5 所示。 1列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程 2试用 D 触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。 CP Q0 Q1 1 2 3 4 5 6 7 8 9 10 11 12 Q2 图 5 六、 （12 分）用移位寄存器 74194 和逻辑门组成的电路如图 6 所示。设 74194 的初始状 态 Q3Q2Q1Q0=0001，试画出各输出端 Q3、Q2、Q1、Q0和 L 的波形。 S0 Q3 Q2 Q1 Q0 DSR S1 CP DSL D3 D2 D1 D0 CR 74194 1 1 CP 0 =1 & & 1 1 L CP 1 2 3 4 5 6 7 8 图 6 七、(10 分)电路如图 7 所示，图中 74HC153 为 4 选 1 数据选择器。试问当 MN 为各种 不同输入时，电路分别是那几种不同进制的计数器。 CEP Q3 Q2 Q1 Q0 TC CET CP PE D3 D2 D1 D0 CR 1 1 74LVC161 CP Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A2 A1 A0 74HC138 D0 D1 D2 D3 S1 S0 E M N 74HC153 L 图 7 八、(12 分) 由 555 定时器组成的脉冲电路及参数如图 8 a 所示。已知 vI的电压波形如 图 b 所示。试对应 vI画出图中 vO1、vO2的波形； +5V 8 4 1 7 6 2 3 5 555 （1） R1 51 k 8 4 555 （2） 7 6 2 R2 47k C 0.01F 0.01F 1 3 5 vI vO2 0.01F vO1 （a） I t/ms 0 4 5 10 15 20 25 (b) 图 8 试卷一参考答案 一、选择填空 1B； 2D； 3D； 4B； 5C； 6C； 7A； 8B 二、 1 L 、 2 L 和 3 L 的波形如图 A2 所示。 图 A2 三、真值表如表 A3 所示，各逻辑函数的与非-与非表达式分别为 RCYABCA BC=+= GAB= 逻辑图略。 表 A3 A B C R Y G 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 四、驱动方程：J0=Q2 K0=1， J1=1 K1= Q2Q0， J2=1 K2= 1 Q + Q0 波形图如图 A4。 图 A4 五、 1状态转换真值表如表 A5 所示。 表 A5 激励方程：D2=Q1，D1=Q0， 120 QQD = 状态方程： nn QQ 1 1 2 = + ， nn QQ 0 1 1 = + ， nnn QQQ 12 1 0 = + 状态图如图 A5 所示。 001 010 011 111 110 000 100 101 Q2Q1 Q0 图 A5 电路具自启动能力 2电路图略。 六、各输出端 Q3、Q2、Q1、Q0和 L 的波形如图 A6 所示。 L Q0 Q1 Q2 Q3 CP 图 A6 七、MN=00 8 进制计数器，MN=01 9 进制计数器， MN=10 14 进制计数器，MN=11 15 进制计数器。 八、对应 vI画出图中 vO1、vO2的波形如图 A8 所示。 I /V t/ms 0 4 5 10 15 20 25 10/3 5/3 O1 t/ms O O2 t/ms O 图 A8 数字电子技术基础试卷数字电子技术基础试卷(本科本科)及参考答案及参考答案 试卷二及其参考答案 试卷二 一、 （18 分）选择填空题 1. 用卡诺图法化简函数 F(ABCD)=m(0,2,3,4,6,11,12)+d(8,9,10,13,14,15)得最简与-或 式_。 A. BCBF+= B. CBDAF+= C. CBDF+= D. ABCDF+= 2. 逻辑函数 F1、F2、F3的卡诺图如图 1-2 所示，他们之间的逻辑关系是 。 AF3=F1F2 BF3=F1+F2 CF2=F1F3 DF2=F1+F3 1 1 1 C F1 00 01 11 10 0 1 AB 1 1 1 1 C F2 00 01 11 10 0 1 AB 1 1 1 1 1 C F3 00 01 11 10 0 1 AB 图 1-2 3. 八选一数据选择器 74151 组成的电路如图 1-3 所示，则输出函数为（ ） 。 A BCCABAL+= B BCACABL+= C BCCAABL+= D CBCAABL+= 0 1 L 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 E S2 S1 S0 Y C B A 图 1-3 4. 图 1-4 所示电路中，能完成 Q n+1 = n Q 逻辑功能的电路是（ ） 1D Q Q C1 B 1J Q Q 1K A 1 1J Q Q 1K C1 C 0 1J Q Q 1K C1 0 0 D 图 1-4 5. D/A 转换电路如图 1-5 所示。电路的输出电压 0等于（ ） A. 4.5V B. -4.5V C. 4.25V D. -8.25V VDD RF IOUT1 IOUT2 8V AD7533 + D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 O 0 0 0 0 0 0 1 0 0 1 图 1-5 6.用 1K4 位的 DRAM 设计 4K8 位的存储器的系统需要的芯片数和地址线的根数是 （ ） A. 16 片，10 根 B. 8 片，10 根 C. 8 片，12 根 D. 16 片，12 根 7.某逻辑门的输入端 A、B 和输出端 F 的波形图 1-7 所示，F 与 A、B 的逻辑关系是： A. 与非； B. 同或； C.异或； D. 或。 A B F 图1-7 二、 （12 分）逻辑电路如图 2 a、b、c 所示。试对应图 d 所示输入波形，分别画出输出 端 L1、L2 和 L3的波形。(设触发器的初态为 0) 1 B A C L1 & =1 1 1D C1 Q C A =1 & B L2 （a） (b) 1 1 EN C L3 1 & EN A B & EN 1 1 A B C (c ) (d) 图 2 三、 （12 分）发由全加器 FA、2-4 线译码器和门电路组成的逻辑电路如图 3 a 所示。试 在图 b 中填写输出逻辑函数L的卡诺图（不用化简） 。 CO Ci Si a b Ci1 FA & 1 Y0 Y1 Y2 Y3 E A0 A1 d c CI & & L d a b c L (a) (b) 图 3 四、 （12 分）用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能： 00 01 =XX 时 ABY = ， 01 01 =XX 时 BAY+= ； 10 01 =XX 时 BAY= ； 11 01 =XX 时，输出 为任意态。 1.在图 4 中填写逻辑函数Y的卡诺图 2.写出逻辑表达式 3.画出逻辑电路 B X1 X0 A Y 图 4 五、 （15 分）分析如图 5 所示时序逻辑电路。 （设触发器的初态均为 0） 1写出各触发器的时钟方程、驱动方程、状态方程； 2画出完整的状态图，判断电路是否具能自启动； 3画出在 CP 作用下的 Q0、Q1及 Q3的波形。 1J 1K 1J 1K 1J 1K & 1 CP Q0 Q1 Q2 C1 C1 C1 CP 图 5 六、 （15 分）试用正边沿 D 触发器设计一个同步时序电路，其状态转换图如图 6 所示。 1列出状态表； 2写出各触发器的激励方程和输出方程； 3说明电路功能。 00 01 1/0 1/1 1/0 0/0 0/0 10 0/0 1/1 11 0/0 图 6 七、 （16 分）由 555 定时器、3-8 线译码器 74HC138 和 4 位二进制加法器 74HC161 组成 的时序信号产生电路如图 7 所示。 1. 试问 555 定时器组成的是什么功能电路？计算 vo1输出信号的周期； 2. 试问 74LVC161 组成什么功能电路？列出其状态表； 3. 画出图中 vo1、Q3、Q2、Q1、Q0 及 L 的波形。 +5V CET Q3 Q2 Q1 Q0 TC CEP CP PE D3 D2 D1 D0 CR 74LVC161 1 1 1 1 1 1 0 1k 1k 0.1F Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A2 A1 A0 74HC138 & L C 7 6 2 1 3 5 8 4 vO1 0.01F R2 555 R1 图 7 试卷二参考答案 一、选择填空 1C 2B 3C 4B 5B 6C 7B 二、输出端 L1、L2和 L3的波形如图 A2 所示。 图 A2 三、输出逻辑函数 L 的卡诺图如图 A3 所示。 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 d a b c L 图 A3 四、1.逻辑函数 Y 的卡诺图如图 A4 所示。 2 1010 00 YX X AABAXABX X A AB AXAB=+= ， 3.电路图略 1 1 0 1 0 1 1 1 0 1 0 1 B X1 X0 A Y 图 A4 五、 1时钟方程： CPCPCP= 20 0 1QCP = 激励方程： 1 020 =KQJ， ； 1 1 11 =KJ， ； 1 2012 =KQQJ， 状态方程： 00002 1 0 cpQcpQQQ n nn n += + ， 1111 1 1 cpQcpQQ n n n += + ， 222210 1 2 cpQcpQQQQ n n nnn += + 2电路的状态图如图 A5-2 所示。电路具有自启动功能。 000 111 011 110 010 101 001 100 Q2Q1 Q0 图 A5-2 3波形图如图 A5-3 所示。 CP Q0 Q1 Q2 图 A5-3 六、 1电路状态表如表 A6 所示。 表 A6 nnQ Q 01 ZQQ nn / 1 0 1 1 + X=0 X=1 0 0 0 0 / 0 0 1 / 0 0 1 0 1 / 0 1 0 / 0 1 0 1 0 / 0 0 0 / 1 1 1 1 1 / 0 0 1 / 1 2激励方程： XQQXQD n n n 0111 += ， nn nn n QQXQQXQD 010100 += 输出方程： XQZ n 1 = 3电路为可控三进制计数器 七、 1555 定时器组成多谐振荡器。 s2107 . 0)(7 . 0 221pLpH =+=+=CRCRRttT 274LVC161 组成五进制计数器，电路状态表如表 A7 所示 3vo1、Q3、Q2、Q1、Q0 及 L 的波形如图 A7 组成。 L 1 o1 Q3 Q2 Q1 Q0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 图 A7 表 A7 nnnn QQQQ 0123 1 0 1+ 1 1 2 1 3 +nnnn QQQQ 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 数字电子技术基础试卷数字电子技术基础试卷(本科本科)及参考答案及参考答案 试卷三及其参考答案 试卷三 一、 （16 分） 1 （12 分）逻辑电路如图 1-1 a、b、c、d 所示。试对应图 e 所示输入波形，分别画出 输出端 L1、L2、L3和 L4的波形。 （触发器的初态为 0） A B C A B TG （a） 1 1 1 A L2 B 1 1 C B 1 & EN 1 A L3 （e） （c） （b） L1 10k 1J C1 Q A B L4 1K 1 (d) R 1 1 图 1-1 2 （4 分）用代数法化简： CB ACBAC B AF+= 1 )DCADC(ABC)(AF+= 2 二、 （10 分）已知逻辑函数： 12 2 1 FFF BCDCBCDADCBA(A,B,C,D)F DCBADBACAAB(A,B,C,D)F = += += 画出逻辑函数 F1、F2 和 F 的卡诺图；用最少的与非门实现逻辑函数 F，画出逻辑图。 三、 （8 分）分析图 3 所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说 明电路能实现什么逻辑功能。 1 =1 A B & & 1 L1 C =1 L2 图 3 四、 （12 分）用数据选择器组成的多功能组合逻辑电路如图 4 所示。图中 G1、G0为功 能选择输入信号，X、Z 为输入逻辑变量，F 为输出逻辑函数。分析该电路在不同的选择信 号时，可获得哪几种逻辑功能，请将结果填入表 4 中。 Z 1 0 1 F 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 E S2 S1 S0 Y X G1 G0 图 4 表 4 G1 G0 F 功 能 五、 （12 分）设计一个组合逻辑电路。电路输入 DCBA 为 8421BCD 码，当输入代码所 对应的十进制数能被 4 整除时，输出 L 为 1，其他情况为 0。 1用或非门实现。 2用 3 线-8 线译码器 74HC138 和逻辑门实现。 （0 可被任何数整除，要求有设计过程，最后画出电路图） 六、 （14 分）分析如图 6 所示时序逻辑电路 1 写出各触发器的激励方程、输出方程 2 写出各触发器的状态方程 3 列出电路的状态表并画出状态图 4 说明电路的逻辑功能。 图 6 七、 （16 分）用边沿 JK 触发器和最少的逻辑门设计一个同步可控 2 位二进制减法计数 器。当控制信号 X=0 时，电路状态不变；当 X=1 时，在时钟脉冲作用下进行减 1 计数。要 求计数器有一个输出信号 Z，当产生借位时 Z 为 1，其他情况 Z 为 0。 八、 （12 分）时序信号产生电路如图 8 所示，CP 为 1kHz 正方波。 1说明 74161 和非门组成电路的逻辑功能； 2对应 CP 输入波形，画出电路中 O1、O2的电压波形。 3计算 O2的输出脉宽 tW ； 4试问 O2的频率与 CP 的频率比是多少？ 5如改变 74161 数据输入，使 D3D2D1D0=1000，试问 O2与 CP 的频率比又是多少？ R2 VCC 8 4 7 6 2 3 5 555 C2 1 0.01F 1 1 CP 1 0 0 1 CET CEP CP CR D3 CT PE 74HC161 Q0 Q1 Q2 Q3 1 1 vO1 vO2 51k 0.01F Rd Cd 500pF 110k D2 D1 D0 CP 1 2 3 4 5 6 7 8 9 图 8 试卷三参考答案 一、 1各电路输出端的波形如图 A1 所示。 A B C L1 L2 L3 L4 高阻 图 A1 2 1 1 =F ， DBACCAF 2 += 二、逻辑函数 F1、F2和 F 的卡诺图如图 A2 所示。 图 A2 化简并变换逻辑函数 F 得 CBADBACDCBADBACDF =+= 逻辑图略 三、 CBABCAABL 1 += ， CBAL= 2 真值表如表 A3 所示。电路实现全加器功能。 表 A3 A B C L1 L2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 四、分析电路可得 G1 、G0为不同取值时的逻辑功能如表 A4 所示。 表 A4 G1 G0 F 功能 0 0 F=X+Z 或逻辑 1 0 F= ZX 与逻辑 1 0 ZXZXF+= 异或逻辑 1 1 XZZXF+= 同或逻辑 五、1真值表略，用卡诺图化简得最简的或非表达式为 BAL+= 或非门实现的电路图如图 A5-1 所示 2 变换函数 L 的表达式得 40 YYABCABCBAL=+= 用 74HC138 实现的电路如图 A5-2 所示。 1 L A B 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A2 A1 A0 & L A B C 1 0 0 图 5-1 图 5-2 六、 1激励方程： )( 12211 AQQDQD nnn = 输出方程： 1212 nn nn YAQ QAQ Q=+ 2状态方程： )( 12 1 21 1 1 AQQQQQ nnn n n = + 3状态表如表 A6 所示。状态图如图 A6 所示。 10 01 Q2Q1 00 11 A/Y 0/0 0/0 0/0 0/1 0/1 1/0 1/0 1/1 1/1 图 A6 4电路为可逆计数器。A=0 时为加法器；A=1 时为减法器；Y 端为加法器的进位输出端和 减法器的借位输出端。 七、状态图如图 A7 所示。状态表如表 A7 所示。 0/0 1/0 00 01 1/1 1/0 11 10 1/0 0/0 0/0 0/0 Q1Q0 X/Y 表 A6 nnQ Q 01 YQQ nn / 1 0 1 1 + A=0 A=1 0 0 0 1 / 0 1 1 / 0 0 1 1 0 / 0 0 0 / 0 1 0 1 1 / 0 0 1 / 0 1 1 0 0 / 1 1 0 / 1 图 A7 表 A7 nnQ Q 12 ZQQ nn / 1 1 1 2 + X=0 X=1 0 0 0 0 / 1 1 1 / 1 0 1 0 1 / 0 0 0 / 0 1 0 1 0 / 0 0 1 / 0 1 1 1 1 / 0 1 0 / 0 激励方程为： = = XQK QXJ n n 01 01 = = XK XJ 0 0 输出方程为： XQQZ nn 01 = 逻辑图及自启动检查略。 八、174HC161 和非门组成四进制计数器 2O1和 O2的波形如图 A8 所示。 o1 CP o2 图 A8 3O2的输出脉宽 tW1.1RC=1.2ms 4 02 v 的频率为 CP 频率的四分之一 5当=D3D2D1D0=1000 时， 02 v 的频率为 CP 频率的八分之一 数字电子技术基础试卷数字电子技术基础试卷(本科本科)及参考答案及参考答案 试卷四及其参考答案 试卷四 一、选择，填空题（16 分） 1卡诺图如图 1-1 所示，电路描述的逻辑表达式 F = 。 A DCDADB+ B CACBBA+ CBC+AD+BD DAB CDAB+ 0 0 1 0 1 1 1 1 0 1 1 1 1 1 D A B C F 图 1-1 2在下列逻辑部件中，不属于组合逻辑部件的是 。 A译码器 B编码器 C全加器 D寄存器 3八路数据选择器，其地址输入端（选择控制端）有 个。 A8 个 B2 个 C3 个 D4 个 4为将 D 触发器转换为 T 触发器，图 9.4.2 所示电路的虚线框内应是 。 A或非门 B与非门 C异或门 D同或门 D T CP Q 图 1-2 5一位十进制计数器至少需要 个触发器。 A3 B4 C5 D10 6有一 A/D 转换器，其输入和输出有理想的线性关系。当分别输入 0V 和 5V 电压时，输 出的数字量为 00H 和 FFH，可求得当输入 2V 电压时，电路输出的数字量为 A80H B67H C66H D 5FH 7容量是 512K8 的存储器共有 A512 根地址线，8 根数据线 B19 根地址线，8 根数据线 C17 根地址线，8 根数据线 D8 根地址线，19 根数据线。 8在双积分 A/D 转换器中，输入电压在取样时间 T1内的平均值 VI与参考电压 VREF应满足 的条件是_。 A|VI|VREF| B|VI|VREF| C|VI|=|VREF| D无任何要求 二、 （12 分）电路及其输入信号 A.B.C 的波形分别如图 2 所示。试画出各的输出波形。 （设 触发器初态为 0） A B L1 A 1 C EN 1 B C EN L2 = & C =1 A B & C & R +VCC L3 1J 1K C1 Q B A 1 A B C 图 2 三、 （12 分）由可编程逻辑阵列构成的组合逻辑电路如图 3 所示。 1写出 L1、L2的逻辑函数表达式； 2列出输入输出的真值表； 3说明电路的逻辑功能。 A B C L1 L2 (MSB) (LSB) 图 3 四、(12 分) 某组合逻辑电路的输入、输出信号的波形如图 4 所示。 1写出电路的逻辑函数表达式； 2用卡诺图化简逻辑函数； 3用 8 选 1 数据选择器 74HC151 实现该逻辑函数。 输出 A B C D Z 输入 （MSB） （LSB） 图 4 五、 （16 分）分析如图 5 a 所示时序逻辑电路。 （设触发器的初态均为 0） 1写出驱动方程、输出方程； 2列出状态表； 3对应图 b 所示输入波形，画出 Q0、Q1及输出 Z 的波形。 & & C1 1J 1K & & C1 1J 1K FF0 FF1 Q0 Q0 Q1 Q1 Z 1 & 1 X CP CP X (a) （b） 图 5 六、 （16 分）试用负边沿 D 触发器设计一同步时序逻辑电路，其状态图如图 6 所示。 1列出状态表； 2写出激励方程和输出方程； 3画出逻辑电路。 00 01 11 10 0/1 1/1 1/1 0/1 0/1 1/0 1/1 0/1 X/Z Q1Q0 图 6 七、 （16 分）波形产生电路如图 7 所示。 1试问 555 定时器组成的是什么功能电路？计算 vo1输出信号的周期和占空比； 2试问 74LVC161 组成的是什么功能电路？列出其状态表； 3画出输出电压 vo的波形，并标出波形图上各点的电压值。 4计算 vo周期。 VREF VDD RF IOUT1 IOUT2 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 GND - - + + vo +10V AD7533 8V +5V CET Q3 Q2 Q1 Q0 TC CEP CP PE D3 D2 D1 D0 CR 74LVC161 1 1 1 1 0 0 1 10k 68k 0.01F C 7 6 2 1 3 5 8 4 vO1 0.01F R2 555 R1 图 7 试卷四参考答案 一、1D 2D 3C 4D 5B 6C 7B 8B 二、分析电路可画出各逻辑电路的输出波形如图 A2 所示。 A B C L1 L2 Q L3 图 A2 三、 1 CAAABCCBACBACBAL=+= 1 L2=AB+BC+AC 2电路的真值表如表 A3 所示。 表 A3 A B C L1 L2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 3为 1 位全加器。A、B 分别为加数和被加数，C 为低位进位信号。L1为本位和，L3为向高 位的进位。 四、1 ADCBABDCABDCACBDABCDABCDZ+= 2用卡诺图化简得 Z CBCBA=+ 3 )6 , 4 , 5()( =mABCZ、 逻辑图如图 A4 所示。 0 1 Z 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 E S2 S1 S0 Y A C B 0 图 A4 五、 1驱动方程： XQKXQJ nn 1010 = ， XQKXQJ n n 0101 = 输出方程： nnn QQXQZ 101 += 2状态表如表 A5 所示。 表 A5 nnQ Q 01 ZQQ nn / 1 0 1 1 + X=0 X=1 0 0 0 0 / 0 0 1 / 0 0 1 1 1 / 0 0 1 / 0 1 0 0 0 / 0 1 0 / 1 1 1 1 1 / 1 1 0 / 1 3Q0、Q1及 Z 的波形如图 A5 所示。 图 A5 六、 1状态表如表 A6 所示。 表 A6 nnQ Q 01 ZQQ nn / 1 0 1 1 + X=0 X=1 0 0 0 0 / 1 0 1 / 1 0 1 1 0 / 1 1 1 / 1 1 0 0 0 / 1 0 1 / 0 1 1 1 0 / 1 1 1 / 1 2激励方程 100 n DQDX= 输出方程 01 n n ZQQX=+ 3逻辑图略 七、 1555 定时器组成多谐振荡器 O1的周期为：T=0.7 ms1)2( 21 + RR 占空比为： %53 2 21 21 = + + = RR RR q 274LVC161 组成四进制计数器，其状态表入如表 A7 所示。 表 A7 nnnn QQQQ 0123 1 0 1 1 1 2 1 3 +nnnn QQQQ 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 0 3O1、O的波形如图 A7 所示。 图 A7 4O的周期 T=4T1=4ms。 试卷五及其参考答案 试卷五 六、 （11 分） 83 线译码器 74138 功能表如表 6-1 所示，八选一数据选择器 74151 功能 表如表 6-2 所示。 试用一片 74138 和一片 74151 实现两个 3 位二进制数 A、 B 的比较。 要求： A=B 时，输出 F=1；否则，输出 F=0。在图 6 基础上画出连线图，并标出使电路正常工作时 有用信号的电平。 表 6-1 74138 功能表 输 入 输 出 G1 *G C B A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 * B22A GGG+= 表 6-2 74151 功能表 输 入 互补输出 选 通 选 择 输 入 Y W E S2 S1 S0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 D0 D1 D2 D3 D4 D5 D6 D7 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D 图 6 七、（12分） 异步清零同步置数的同步二进制计数器74161的功能表如表7所示。 由74161 和边沿 JK 触发器组成的可编程计数器如图 7 所示，该电路改变预置数 ABCDE 即可改变可 编计数器的模。 1试说明模的变化范围； 2已知时钟信号 CP 的频率为 fo，当 ABCDE=10100 时，推导输出信号 Q4的频率表达 式。 表 7 74161 功能表 清零 预置 使能 时钟 预置数据输入 输出 D R LD EP ET CP A B C D QA QB QC QD L L L L L H L A B C D A B C D H H L 保 持 H H L 保 持 H H H H 计 数 图 7 试卷五参考答案 五、 1 （1）单稳态触发器， T 触发器 （2）电压传输特性，TTL 反相器，CMOS 反相器 2 330R275 3F 的波形见图 A5 图 A5 六、Yi=Di，F=W，S2S1S0=a2a1a0 CBA=b2b1b0，G1=5V， A2 G = B2 G =0V E=0V 七、 1 320 N 2 22 oQ4 ff= 试卷六及其参考答案 七、 （15 分） 1将逻辑函数 ABCDCBADBADCY+= 化为与非与非与非与非形式； 2写出 CDCBAY+=)( 的最小项表达式； 3解释“TTL”的意思，TTL 反相器与基本 BJT 反相器最大区别是什么？ 4将下列十进制数转换为二进制和二十进制 BCD 码； （1）20 （2）168 5A/D 转换器的精度有什么意义？一个 n 位 A/D 转换器可以达到的精度为多少？ 八、 （12 分）设计一个 2 位相同数值比较器，当两数相等时，输出 L=0，否则为 1。可 以用任何门电路实现。 九、 （12 分）用 74161 设计下列计数器，试分别用反馈清零法和反馈置数法构成 15 进制计数器； 2168 进制计数器。 十、 （12 分）集成数据选择器 74151 输出端 Y 的逻辑表达式为 = = 7 0 ii i DmY 式中 mi是 CBA 的最小项。 1将 74151 按图 10 a 电路连接，各输入端波形如图 10 b 所示，画出输出端 Y 的波形。 2用 74151 实现逻辑功能 CABCBABCAY+= E C B A 1 1 1 EN S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7 A0 A2 74HC151 Y Y Y 1 A B C E A0 A2 （a） （b） 图 10 十一、 （12 分）按时序逻辑电路的一般分析方法，分析图 111 所示电路： 1写出各触发器的状态方程； 2列出状态表、画出状态图和时序图； 3分析该电路的功能。 提示：可设初态 Q2Q1Q0=000。 & CP 1D Q0 Z1 FF0 Z0 Z2 FF2 FF1 Q2 Q1 Q0 Q2 Q1 1D 1D C1 C1 C1 图 11 试卷六参考答案 七、 1 ABCDCBADBADCY= 2将函数式写成 CDACABY+= 填入卡诺图，如图 A7 所示，根据卡诺图写出最小项 表达式 =)15,14,13,12,11,10, 7 , 3(mY D B A Y C 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 AB AC CD 图 A7 3TTL 表示双极型晶体管构成的逻辑门电路。基本的 BJT 反相器受基区内存储电荷和 负载电容的影响，开关速度不高。TTL 反相器的输入级和输出级都可以提高开关速度，并 提高带负载能力。 4 （1）二进制为 10100，8421BCD 码 100000 （2）二进制为 10101000，8421BCD 码 101101000 5A/D 转换器的精度用来说明转换的精确程度，常用分辨率和转换误差来描述转换精 度。一个 n 位 A/D 转换器的精度为满量程的 1/2n。 八、 )()( 0011 BABAL+= ，电路图（略） 。 九、 1反馈清零法构成 5 进制计数器如图 A9 a 所示。计数状态为 000100 五种状态。 2反馈置数法构成 168 进制计数器如图 A9 b 所示，计数为 0101100111111111，即从 89256 共 168 个状态。 CP CET CEP CR PE TC Q0 Q1 Q2 Q3 CP 74161 1 1 & D0 D1 D2 D3 (a) CP CET CEP CR PE TC Q0 Q1 Q2 Q3 CP 74161(0) 0 0 1 1 1 1 1 CET CEP CR PE TC Q0 Q1 Q2 Q3 CP 74161(1) 1 0 1 0 D0 D1 D2 D3 D0 D1 D2 D3 (b) 图 A9 十、 1输出端 Y 的波形如图 A10 a 所示。 2由于 CBACBACBACABCBABCAY)()(+=+= CABCBACBABCACBA+= =)6 , 5 , 4 , 3 , 1 (m 用 74151 实现逻辑函数 CABCBABCAY+= 如图 A10 b 所示。 A B C E A0 A2 Y E=1 1 A2 0 A0 0 A2 1 A0 E=1 0 A B C 0 EN S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7 74HC151 Y L=ABC+ABC+ABC Y 1 (a) (b) 图 A10 十一、 1写出各触发器的激励方程为 nn QQD 010 = ， n QD 01 = ， n QD 12 = 代入 D 触发器的特性方程得各触发器的状态方程分别为 nn nn nn n QDQ QDQ QQDQ 12 1 2 01 1 1 010 1 0 = = = + + + 2状态表如表 A11 所示，状态图和时序图分别如图 A11 a 和 b 所示。 3由状态图可见，电路的有效状态是三位循环码。从时序图可以看出，电路正常工作 时，各触发器的 Q 端轮流出现一个脉冲信号，其宽度为一个 CP 周期，即 1TCP，循环周期 为 3TCP， 这个动作可以看作是在 CP 脉冲作用下， 电路把宽度为 1TCP的脉冲依次分配给 Q0、 Q1、Q2各端，因此，电路的功能为脉冲分配器脉冲分配器或节拍脉冲产生器节拍脉冲产生器。 表 A11 nnn QQQ 012 1 0 1+ 1 1 2 +nnn QQQ 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 0 000 001 100 011 010 110 101 111 Q2Q1Q0 (a) CP Q0 Q2 Q1 TCP (b) 图 A11 试卷七及参考答案 试卷七 一、选择题（每小题 2 分，共 16 分） 6TTL 与非门在电路中使用时，多余输入端的处理一般是（ ） 。 a. 悬空 b. 通过一合适电阻接地 c. 通过一合适电阻接电源 7欲用两输入与非门构成一个二十进制译码器，最少要用（ ）两输入与非门。 a. 16 b. 20 c. 28 d. 44 8用六管静态存储单元构成 1024bit 的 RAM，如果输出为 Y1Y2，则地址为（ ） ， MOS 管的个数为（ ） 。 a. A0 A7 b. A0 A8 c. A0 A9 d. 4096 e. 6144 f. 8192 七、 （15 分）设计一个将余 3BCD 码转换为余 3 循环 BCD 码（修改的格雷码， “0”的 码组为“0010” ）的码制变换电路。画出用与非门组成的逻辑电路图。 八、 （15 分）试用 74161 和尽量少的门电路设计一个秒计数器， （在 60 秒时产生分进位 信号） 。 试卷七参考答案 一、 6 c 7d 8b，e 七、 1设输入为 A、B、C、D，输出为 W、X、Y、Z，余 3 BCD 码转换为余 3 循环 BCD 码如表 A7 所示。 表 A7 十进制数 输 入 输 出 余 3 码 A B C D 余 3 循环码 W X Y Z 0 1 2 3 4 5 6 7 8 9 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 用卡诺图化简得输出的逻辑函数表达式分别为 AW = ，BABAX=， CBCBY= ， DCDCZ= 2逻辑电路图（略） 八、 1秒计数器应为 BCD 码 60 进制计数器，即个位为 10 进制计数器，十位为 6 进制计 数器。当个位计到 9 时，再来一个脉冲，个位回 0，十位进行加 1 计数。因此，个位计到 9 产生置数信号，并控制高位片的使能输入端，在下一个 CP 的上升沿来后，个位清零，同时 使十位加 1。秒计数器如图 A8 所示，C 为在 60 秒时产生分进位信号。 CP CET CEP CR PE TC Q0 Q1 Q2 Q3 CP 74161(0) 0 0 0 1 1 0 & CET CEP CR PE TC Q0 Q1 Q2 Q3 CP 74161(1) 0 0 0 0 D0 D1 D2 D3 D0 D1 D2 D3 1 C & 1 1 1 图 A8 试卷八及参考答案 试卷八 一、 （12 分）二极管电路如图 1 所示，试分析判断 D1、D2导通、截止情况。假设 D1、 D2为理想二极管，求 AO 两端电压 VAO。 D2 3k 12V A O 6V D1 图 1 七、 （15 分） 1将逻辑函数 BDCBCABY+= 写成与非与非与非与非式； 2写出 CDCBAY+=)( 的反演式； 3组合逻辑电路和时序逻辑电路有什么区别？有什么联系？ 4将下列十进制数转换为二进制数和二十进制 BCD 码： （1）10 （2）598 5 一个 n 位 D/A 转换器， 可以达到的精度为多少？若一 D/A 转换器满刻度输出电压为 10V，当要求 1mV 的分辨率时，输入数字量的位数 n 至少应为多少？ 八、 （12 分）图 8 所示是一双相时钟发生器。设触发器的初始状态 Q=0。 1分析该电路中 555 电路及周围元件构成什么电路； 2画出 555 电路 v3、v1及 v2的波形； 3计算该电路时钟频率。 VCC R1 R2 vC C 7 6 2 1 3 5 8 4 v3 0.01F 555 1J C1 1K Q Q 1 1 1 v1 v2 100pF 14.7k