西安电子科技大学机电院微机原理课程设计

微机原理课程设计学 院 机电工程学院 专 业 自动化 姓 名 * 学 号 * 指导教师 千博 董瑞军 一、微元课程设计1.1 课程设计的意义微机原理是国家教育部规定的计算机专业、电子信息专业、自动化专业、机电一体化等工科专业的专业基础必修课程。课程设计涉及 8086CPU 的指令系统、汇编语言及程序设计、存储器组成、8259A 中断控制器以及 8253 可编程定时计数器的编程与应用等内容,是将所学知识融会贯通的实践性教学环节。为了培养学生分析问题、获取信息和综合应用知识的能力。1.2 课程设计的目的通过本课程的学习，使学生熟悉微机系统在现代生产和生活领域中的应用，了解计算机技术和控制技术对现代科技事业发展的作用，能够综合运用所学的微机原理知识和控制理论知识为专业学习服务，并使学生受到必要的基本技能的训练，有助于学生综合能力和整体素质的提高。为微机软硬件开发和分析设计各种自动控制系统打下良好基础。1.3 课程设计的要求（一）设计微处理器 8088 最小系统；熟练掌握 Protel99 电路图设计功能设计 8088 最小系统电路，也可以是其他型号的微处理器1.基本要求了解工具软件在课程设计中的作用。掌握 Protel99 电路图设计功能。熟练掌握工具软件设计 8088 最小系统电路。2.重点、难点重点：设计时钟电路、总线电路、存储器（ROM 和 RAM）电路。难点：设计译码电路。（二）设计微机接口应用电路；1 设计温度检测 A/D 变换接口电路2 设计 D/A 变换接口电路驱动直流电机3 设计步进电机控制电路1.基本要求了解模数转换电路和数模变换电路的原理。掌握绘图软件绘图技术。熟练掌握工具软件设计 8088 系统接口电路设计。2.重点、难点重点：用 0809 设计 8 位温度检测 A/D 变换接口电路。用 0832 设计 8 位 D/A 变换接口电路完成直流电机速度控制难点：用 5255 和 8253 设计步进电机控制电路。（三）打印电路图，撰写设计报告（论文）要求学生根据自己设计的微机系统电路：1.打印电路图，2.写出设计报告（论文） 。论文中必须明确设计出存储器（ROM 和 RAM）的地址分配，以及 I/O 接口地址分配。二、 设计思路系统采用 8088 最小方式工作，在这种方式下，存储器或者 I/O 口读写的信号都有 8088 产生。开始工作时 8284 提供时钟信号，复位信号和准备好信号。3 片74LS373 锁存器和一片 74LS245 双向数据收发器形成总线逻辑电路和最小系统工作电路。2 片 2764 和 2 片 6264 形成 16KB 的 ROM 和 16KB 的 RAM。温度采集电路用 AD590 采集温度信号并送入 0809 进行 AD 转换。使用 8259 对 EOC 信号进行中断控制。然后将系统数据送入 0832 进行 DA 转换。定时计数器 8253 对步进电机进行计数，使用 8255 并行接口来控制步进电机,还有键盘部分使用8255 以及 2 片 74LS373 和俩个数码管等元件组成。系统各模块地址空间分配：存储器模块： ROM 2764: FC000HFFFFFHRAM 6264: 00000H-03FFFHAD 变换模块： ADC0809：000H007H8259：008H009H直流电机模块： DAC0832：00AH步进电机模块：8253：00CH00FH8255:010H013H键盘显示模块： 8255:014H017H三、 总体介绍3.1 最小系统设计：3.1.1 8088 芯片介绍1.8088 芯片简介：图 3.1.1 8088 芯片8088 为 40 条引线、双列直插式封装。8088 有最小组态（单微处理器组成的小系统）和最大组态（多处理器系统）两种工作模式，大部分引脚在两种组态下功能是一样的，只有 8 根引脚的名称及功能不同（24 脚31 脚）。下面介绍各个引脚的功能：2.8088 引脚介绍：（1）与工作模式无关的引脚AD7-AD0（双向，三态）：低 8 位地址/数据的复用引脚线。在总线周 1期的 T1 状态时，作为地址总线输出低 8 位地址；在其他 T 状态时，作为双向数据总线输出低 8 位数据。T1 状态输出地址时，需要锁存器进行地址锁存。A15-A8（输出，三态）：高 8 位地址总线。在读写存储器或 I/O 端口的 2整个周期中，均输出高 8 位地址总线。A19/S6-A16/S3（输出，三态）：分时复用的地址/状态信号线。在总线 3周期的 T1 状态，表现为高 4 位地址总线，而在其他状态时，用来输出状态信息。需要地址锁存器对 T1 状态时的地址进行锁存。MN/MX（输入）：工作方式控制线。接+5V 时，8088 工作在最小方式； 4接地时，8088 工作在最大方式。RD（输出，三态）：读信号，低电平有效。有效时表示 CPU 正在执行从 5存储器或 I/O 端口输入的操作。NMI（输入）：非可屏蔽中断请求输入信号，上升沿有效。出现有效信 6号时，CPU 在执行完现行指令后，立即进行中断处理。INTR（输入）：可屏蔽中断请求输入信号，高电平有效。CPU 在每条指 7令的最后一个时钟周期对 INTR 进行测试，以决定现行指令结束后是否响应中断。RESET（输入）：系统复位信号，高电平有效（至少保持 4 个时钟周期）CPU，清除 IP、DS、ES、SS、PSW、指令队列；该信号结束后，CPU 从存储器的0FFFFH 地址开始读取和执行指令。READY（输入）：准备好信号，来自存储器或 I/O 接口的应答信号，高 9电平有效。该信号有效时，表示存储器或 I/O 接口准备就绪。TEST（输入）：测试信号，低电平有效。若为高电平，则 CPU 继续处于10等待状态，直到出现低电平时，CPU 才执行下一条指令。（2）最小方式下的引脚INTA（输出）：CPU 发向中断控制器的中断响应信号。在相邻的两个总 1线周期中输出两个负脉冲。ALE（输出）：地址锁存允许信号，高电平有效。当 ALE 信号有效时， 2表示地址线上的地址信息有效，将地址信息锁存到地址锁存器中。DEN（输出，三态）：数据允许信号，低电平有效。DEN 信号有效时， 3表示允许 74LS245 数据收发器和系统数据总线进行数据传送。DT/R（输出，三态）：数据收/发信号，用来控制数据传送方向。DT/R 4为低电平时，CPU 接收数据；DT/R 为高电平时，CPU 发送数据。IO/M（输出，三态）：访问存储器或 I/O 端口的控制信号。IO/M 为高 5电平时，表示访问 I/O 端口；IO/M 为低电平时，表示访问存储器。WR（输出，三态）：写信号，低电平有效。当 WR 有效时，表示 CPU 正 6在执行向存储器或 I/O 端口的输出操作。HOLD（输入）：系统中其他总线主控设备向 CPU 请求总线使用权的总线 7申请信号，高电平有效。HLDA（输出）：CPU 对系统中其他总线主控设备请求总线使用权的应答 8信号，高电平有效。SSO：系统状态信号。在最小模式下，它与 IO/M、DT/R 共同组合反映当 9前总线周期执行的是什么操作。在最大模式下，该引脚输出恒为高电平。3.1.2 最小系统总线设计图 3.1.2 最小总线系统设计图3.2 存储器设计3.2.1 2764 芯片介绍1.2764 芯片简介：图 3.2.1 2764 芯片2764 是 8K*8 字节的紫外线镲除、电可编程只读存储器，单一+5V 供电，工作电流为 75mA，维持电流为 35mA，读出时间最大为 250nS，28 脚双列直插式封装。2. 2764 芯片引脚介绍 A0-A12：13 根地址输入线。用于寻址片内的 8K 个存储单元。 D0D7：8 根双向数据线，正常工作时为数据输出线。编程时为数据输入线。 OE：输出允许信号。低电平有效。当该信号为 0 时，芯片中的数据可由 D0D7 端输出。 CE：选片信号。低电平有效。当该信号为 0 时表示选中此芯片。 PGM:编程脉冲输入端。对 EPROM 编程时，在该端加上编程脉冲。读操作时该信号为 1。 VPP：编程电压输入端。编程时应在该端加上编程高电压，不同的芯片对 VPP 的值要求的不一样，可以是+12.5V，+15V，+21V，+25V 等。3.2764 的工作方式：正常工作（只读）时，Vpp=Vcc=+5V,PGM=+5V。 编程时，Vpp+25V（高压） ，PGM 端加入宽度为 50ms 的负脉冲。3.2.2 6264 芯片16264 芯片简介：图 3.2.2 6264 芯片6264 是一种静态存储器，其容量为 8KB，是 28 引脚双列直插式芯采用 CMOS 工艺制造2.6264 引脚介绍A12A0：地址线，可寻址 8KB 的存储空间。 D7D0：数据线，双向，三态。 OE：读出允许信号，输入，低电平有效。 WE：写允许信号，输入，低电平有效。CS1：片选信号 1，输入，在读/写方式时为低电平。 CS2：片选信号 2，输入，在读/写方式时为高电平。 VCC：+5V 工作电压。GND：信号地。36264 的工作方式： 写入：当 WE 和 CE1 为低电平，且 OE 和 CE2 为高电平时，数据输入缓冲器打开，数据由数据线 D7D0 写入被选中的存储单元。 读出：当 OE 和 CE1 为低电平，且 WE 和 CE2 为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线 D7D0 上。 保持：当 CE1 为高电平，CE2 为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。WE CS1 CS2 OE D0-D70 0 1 X 写入1 0 1 0 读