单片机 课件2(51并口时序及XC866体系结构).ppt

1、单片机原理及应用（2）,51单片机并口及并口应用 51单片机时序逻辑 XC866体系结构,51单片机的并行接口,51单片机具有4组，每组8位，共32位并行接口，按“第二功能”不同，结构也稍有不同。 P0口：并口/数据地址总线 P1口：并行接口 P2口：并口/地址高8位 P3口：并口，每个引脚还有不同功能：RXD;TXD;INT0;INT1;T0;T1;WR;RD,标准并行接口电路框图,51单片机P1口,引脚,51单片机P0口,读引脚,51单片机P2口,51单片机P3口,51单片机并口应用小结,并口基本功能：只要写“1”到锁存器，就可以读取引脚数据。 并口第二功能随指令变化： 使用MOVX/MO

2、VC指令时，P0/P2口自动切换到“地址、数据”方式 P3口第二功能是“直通”的，可以直接输出：WR、RD、TXD,直接输入：INT0、INT1、T0、T1、RXD。由程序和电路直接相应(预先设定功能，采用相应指令）,并口应用举例,单片机的时钟,单片机工作的时间基准 1内部时钟方式：内部一个高增益反相放大器与片外石英晶体或陶瓷谐振器构成了一个自激振荡器。 晶体振荡器的振荡频率决定单片机的时钟频率。 2.外部时钟方式：外部振荡器输入时钟信号。 由于此时的外接引脚上没有晶振信号输入，内部的时钟电路将停振,89C51晶振电路,电容：2033pf（常：22pf） 晶体：1.216MHZ（常：12M）,

3、外接时钟,不接,振荡周期、状态周期、机器周期和指令周期,1振荡周期：为单片机提供时钟信号的振荡源的周期。 2.状态周期：是振荡源信号经二分频后形成的时钟脉冲信号。 3机器周期：通常将完成一个基本操作所需的时间称为机器周期。 一个机器周期由12个振荡周期组成。 4指令周期：是指CPU执行一条指令所需要的时间。 一个指令周期通常含有14个机器周期。 以机器周期为单位：单周期、双周期和四周期指令。 指令的运算速度和他的机器周期数有直接的关系,各种周期之间的关系,MCS51指令系统中，按他们的长度可以分为单字节指令、双字节指令和三字节指令。执行这些指令需要的时间是不同的。有下面几种形式： 单字节指令单

4、机器周期单字节指令双机器周期双字节指令单机器周期双字节指令双机器周期三字节指令双机器周期单字节指令四机器周期(如单字节的乘除法指令),指令时序,时序要点：,一个指令周期1，2或者4个机器周期 一个机器周期12个晶振周期 一个机器周期输出两个ALE脉冲 即： ALE的输出频率fALE（1/6）fOSC 如果使用晶振频率为12MHZ，则fALE 2MHZ，指令执行时间1，2，4微秒。,地址数据扩展电路,A8A15,A8A15,A8A15,A0A7,A0A7,A0A7,扩展后的地址数据时序,P0,ALE,P2,373出,74LS373 是一种“透明”的8D锁存器，当LE引脚为“高”时，输出输入。低电

5、平时锁定数据。 Intel 8282 类似，但引脚不一样。 不能用其它锁存器代替。,MCS-51访问外部程序存储器时序图,MCS-51访问外部数据存储器时序图,复位电路,上电复位时序,复位后寄存器状态,PC0000 程序从0000开始执行 PSW=0 RS1,RS1=0，默认主程序使用寄存器组0 SP=07 一般需要更改堆栈栈底值 P0P3=FFH 引脚输出高电平 IE=0X000000B 所有中断被关闭 IP=0X000000B 所有中断无优先级 TMOD=00 定时器T0,T1模式0 TCON=00 定时器不工作. SCON=00 串行口默认使用方式0 PCON=0XXX0000B 无电源

6、管理，无波特率2倍设置 其他如ACC;DPTR;TH0;TL0;TH1;TL1;SBUF等可以不关心。,XC866-内核特性概述（1）,两个时钟的机器周期结构 最大1MB的外部数据存储器 最大256B的内部数据存储器 最大1MB的Flash或ROM程序存储器 中断控制器: 15个中断， 4个优先级 双数据指针,XC866-内核特性概述（2）,支持扩展的特殊功能寄存器（SFRs） 省电模式（有效，空闲，低速，掉电） 两个16位定时器（定时器0和定时器1） 全双工串行接口（UART） 支持Flash访问的等待状态 程序存储器下载选择,XC866-CPU功能框图,XC866指令存取执行图,XC866

7、外围结构,XC866引脚配置,XC866的存储器结构,内嵌Flash XC866-4FR包含16KB(12KB程序/4KB数据)Flash存储器 XC866-2FR包含8KB(4KB程序/4KB数据)Flash存储器 8KB Boot ROM程序存储器 256B内部RAM数据存储器 512B外部XRAM存储器 可作为程序存储器(用MOVC指令访问) 或外部数据存储器(用MOVX指令访问) 128B SFR区域,XC866存储器结构,程序存储器,Boot ROM工作模式 1）执行0000H1FFFH的BootROM代码 2）地址空间切换 3）进程从C00XH继续执行，并检查MBC、TMS和P0.

8、0的值，进入相应的模式,地址空间交换示意图,XC866Flash存储器,主要特点： 通过UART在系统编程(ISP) 在应用编程(IAP) 纠错码(ECC)可动态纠正一页错误 后台编程和擦除操作，使CPU负载最小 支持擦除终止操作 最小编程宽度为32字节 最小擦除宽度为一个扇区 每次读取一个字节 3 x CCLK周期的读取时间(包括一个等待状态),Flash存储器结构,XC866Flash存储器（续）,一体化的16KB(XC866-4FR)或8KB(XC866-2FR)嵌入式Flash闪存存储器用于存储程序或数据 Flash阵列模块由4个4KB的Bank组成(8KB版本的由两个Bank组成)

9、前面3个Bank(0,1 and 2)用于程序Flash 第4个Bank (Flash Bank 3)作为数据Flash被划分为更多的物理扇区以提高擦除效率,XC866Flash存储器（续）,4KB Bank的体系结构: 130条字线(包括用于配置扇区的2条字线) 384条位线 32 x 12bit写缓冲区 每个编程周期写32个字节(1条字线) 4KB Bank的特征 编程时间: 2.2ms (典型值) 擦除时间: 120ms (典型值) 读访问时间: 100ns (最先值),FlashBank分区,扇区和页结构 Flash Banks 0, 1和2的扇区划分(程序Flash) 一个3.75K

10、B扇区 两个128B扇区 Flash Bank 3的扇区划分(数据Flash) 两个1KB扇区 两个512B扇区 两个256B扇区 四个128B扇区 纠错码提高了数据的完整性(ECC) 8bits数据扩展为12bits带纠错码数据 检测并纠正1位错误的能力 2位错误可以被检测但不能被纠正，可产生一个非可屏蔽中断 使用汉明码修正算法,FlashBank分区示意图,XC866-RAM结构,XRAM的功能简介,可做为外部程序存储器区使用 访问方式：DPTR间址寻址 使用的指令：MOVC 可做为外部数据存储器使用 访问方式：DPRT间址或基址+间址寻址 基址存放在XADDRH中，间址使用Ri 使用的指

11、令：MOVX,SFR映射地址扩展,在系统级通过映射进行地址扩展。通过设置位RMAP将SFR区扩展为大小相等的标准区和映射区，从而使可寻址的SFR个数扩展到256个。选择扩展地址区不由CPU 指令直接控制，而是由位于地址8FH 上的系统控制寄存器SYSCON0 中的位RMAP 来控制。置位SYSCON0 中的RMAP，控制访问映射SFR 区时；然而，对RMAP 清零，控制访问标准SFR 区。 RMAP 位必须由ANL 或ORL 指令清零/置位。SYSCON0 的其余各位不应修改。,SFR映射地址扩展示意图,SFR分页地址扩展,在模块级通过分页的方式进一步扩展地址。由于256个SFR仍不能满足需求

12、，因此某些外设采用内嵌局部地址扩展机制来增加可寻址的SFR数目。选择扩展地址区不由CPU 指令直接控制，而是由模块分页寄存器MOD_PAGE 中的位域PAGE 来控制。因此，在访问目标模块的SFR 前，必须先设置位域PAGE。根据具体要求，每个模块中可能包含的页数不同，每页上SFR 的个数不同。除了正确设置RMAP 值来选择SFR 区之外，用户必须确保选择了有效的PAGE 指向所要的SFR。,SFR分页地址扩展示意图,映射SFRs 位RMAP 分页SFRs 最多7页 Ports: 4页 ADC: 7页 CC6: 4页 SCU: 4页,分页的保存,如果在访问分页寄存器和模块寄存器之间开始执行某个中断服务程