第2章ARM微处理器硬件结构.ppt

1、1.第二章ARM微处理器的硬件结构，本章的主要内容：计算机体系结构分类ARM版本和系列ARM处理器结构存储系统机制，2。计算机体系结构，1。冯诺依曼结构，3。计算机体系结构，2。哈佛建筑，4。arm简介、ARM(Advanced RISC Machines)系列微处理器以及ARM技术的知识产权核心都是由ARM公司制造的。ARM本身不生产芯片，但转让设计许可，合作公司生产具有自身特点的芯片。目前，ARM32位架构被认为是嵌入式应用领域领先的32位嵌入式RISC微处理器架构。从版本1到版本6，ARM架构的指令集功能一直在扩展。5，ARM版本，1V1版本架构此版本架构仅出现在原型ARM1中，未用于商

2、业产品。其基本性能包括：个基本数据处理指令(无乘法)；基于字节、半字和字的加载/存储指令；转移指令，包括子程序调用和链接指令；软件中断指令SWI；对于操作系统；寻址空间：64MB(226)。6、ARM版本、2V2版本架构。这个版本的体系结构扩展了V1版本，例如ARM2和ARM3(V2a)体系结构。版本2a是版本2的变体，而ARM3芯片采用版本2a。与V1相比，V2架构增加了以下功能：乘法和乘加指令；支持协处理器操作指令；快速中断模式；SWP/SWPB最基本的记忆与寄存器交换指令；寻址空间：64MB。7，ARM版本，3V3版本架构V3版本架构对ARM架构做了很大的改变：寻址空间增加到32位(4g

3、b)；当前节目状态信息从原始R15寄存器移到当前节目状态寄存器CPSR。增加了spsr(保存的程序状态寄存器)；增加了中止和未定义两种处理器模式。增加了MRS/MSR指令以访问新增加的CPSR/SPSR寄存器；增加了异常处理返回的指令函数。8、ARM版本、v4版本架构V4版本架构在V3版本上得到了进一步的扩展，V4版本架构是目前使用最广泛的ARM架构，而ARM7、ARM8、ARM9和StrongARM都采用了这种架构。指令集增加了以下功能：符号和非符号半字以及符号字节存储/提取指令；增加了16位拇指指令集；完善软件中断SWI指令的功能；当处理器系统模式引入特权模式时，使用用户寄存器操作；将一些

4、未使用的指令空间捕获为未定义的指令。9，ARM版本，V5版本架构V5版本架构在V4版本的基础上增加了一些新的指令，被ARM10和Xscale所采用。这些新命令包括：用链接和交换传递BLX指令；计数前导零CLZ指令；BRK中断指令；增加了数字信号处理指令(V5TE版本)；向协处理器添加更多可选指令。10，ARM版本，V6版本架构V6版本架构于2001年发布，并首次用于2002年春季发布的ARM11处理器。该架构在V5的基础上增加了以下功能：拇指模式：35%的代码压缩；数字信号处理器扩展：高性能定点数字信号处理器功能；JazelleTM:Jova性能得到优化，可提高8倍；媒体扩展：音频/视频性能得

5、到优化，可提高4倍。11、ARM处理器系列、ARM7系列、ARM9系列、ARM9E系列、ARM10E系列、SecurCore系列、Inter的Xscale Inter的StrongARM、12、ARM处理器结构，从以下四个方面介绍：ARM和Thumb状态RISC技术流水线技术超标量执行、13、ARM和Thumb状态，V4版本以后，有：32位ARM指令集和16位Thumb指令集，这是ARM指令集的一个功能子集。在ARM7TDMI内核之后，T型ARM微处理器有两种工作状态：ARM状态和Thumb状态。14、ARM和Thumb状态转换，在程序执行过程中，微处理器可以随时在两种工作状态之间切换，并且这

6、种转换不影响处理器的工作模式和相应寄存器的内容。进入拇指状态：当操作数寄存器的状态位(位0)为1时，执行BX指令。进入ARM状态：当操作数寄存器的状态位(位0)为0时，执行BX指令。，15，RISC技术，RISC体系结构的基本特征：大多数指令只需要执行简单和基本的功能，并且执行过程在一个机器周期内完成。仅保留加载/存储指令。操作数从内存中取出，并通过加载/存储指令在寄存器中操作。芯片逻辑使用硬连线逻辑代替微码技术。减少指令和寻址方法的数量。固定指令格式和简化指令解码。优化编译。16、RISC技术和ARM架构也采用了一些特殊的技术：所有的指令都可以根据之前的执行结果来执行，提高了指令的执行效率。

7、加载/存储指令可用于批量传输数据，以提高数据传输效率。逻辑处理和移位处理可以在一条数据处理指令中同时完成。17，流水线技术，1ARM的三级流水线，Fetch指令解码执行，18，流水线技术，多周期ARM指令三级流水线操作，19，流水线技术，2ARM的流水线设计问题(1)缩短程序执行时间：增加时钟频率fclk，减少每条指令CPI的平均时钟周期数(2)解决流水线相关的：结构相关的数据相关的控制相关的，20。流水线技术、3ARM的5级流水线ARM9和StrongARM架构均采用5级流水线，并增加了一级缓存和二级缓存，将内存提取和数据访问分开；增加了数据回写的特殊通道和寄存器。指令执行过程分为五个部分：

8、取指令解码执行数据缓存写回和21超标量执行。通过重复设置多组指令执行组件，可以同时处理和完成多条指令，实现并行操作，从而提高处理速度。所有ARM内核，包括流行的ARM7、ARM9和ARM11，都是单周期指令机器。ARM的下一代处理器将是一个超标量处理器，每个周期可以处理多条指令。然而，超标量处理器必须在执行过程中动态检查指令相关性。有必要考虑执行分支和不单独执行分支的情况。22、存储器组件的分类，根据它们在系统中的位置进行分类：“主存储器”(缩写为内部存储器或主存储器)“辅助存储器”(缩写为辅助存储器或外部存储器)根据存储介质进行分类：磁存储器、半导体集成电路存储器(通常称为半导体存储器)、光

9、存储器和激光光盘根据信息存取方法进行分类：随机存取存储器随机存取存储器只读存储器只读存储器只读存储器，23、存储器的组织和结构，嵌入式存储器一般采用存储密度较高的存储芯片，典型的嵌入式存储器系统由只读存储器、随机存取存储器、可编程只读存储器等组成。24、常用存储器、随机存取存储器、静态随机存取存储器、动态随机存取存储器和只读存储器，它们在嵌入式系统中非常有用，因为许多代码或数据不会随时间而改变。工厂编程只读存储器、25、存储器性能、大容量、高速和低价格是评价存储器性能的三个主要指标，也是存储器系统设计的主要目标。容量：SwWlm。w是一个存储体的字长(以位或字节为单位)，l是单个存储体中的字数

10、，m是并行工作的存储体数。速度：当M个存储体并行工作时，最大频率宽度可以是BmWmTM。其中TM是连续启动存储器的必要时间间隔，TMTA。Bm是连续提供数据的速率。价格：带有SM位的内存，每位的价格表示为c=CSm。其中c是总价。现场可编程只读存储器26、存储系统组成、单字存储器单字存储器多体单字交错存储器多体多字交错存储器一般指这些单字和多体单字和多体多字交错系统，它们可以并行读取多个中央处理器字作为并行主存储系统。，27，存储器结构的形式，(a)两级存储器结构，(b)三级存储器结构，28，总线结构，1。总线协议：四周期握手协议，29，总线结构，2。总线读写，30，总线结构，3总线时序图，3

11、1，总线结构，4直接存储器存取16位有符号和无符号半字，与2字节边界对齐。32位有符号和无符号字，与4字节边界对齐。34，ARM存储格式，大端存储模式，小端存储模式(默认)，35，内存接口，1。存储周期的基本类型：空闲周期、非顺序周期、顺序周期、协处理器寄存器传输周期、36、存储器接口、2。ARM的总线接口信号分为四类(以ARM7TDMI为例)，时钟和时钟控制信号：ECLK地址类信号：A31.0，nRW，MAS1.0，nOPC，nTRANS，LOCK，TBIT。内存请求信号：SEQ。数据时序信号：D31.0，DIN31.0，DOUT31.0，ABORT，BL3.0.37，内存接口，3。ARM的

12、总线接口可以实现四种不同类型的总线周期。38，高速缓冲存储器，1。分类：统一缓存VS独立数据/程序缓存直写缓存VS回写缓存读操作分配缓存VS写操作分配缓存，39，缓存内存，2。工作原理：40，缓存，3。地址映射和转换模式：全关联地址映射和转换组关联地址映射和转换直接映射和转换，41。缓存，4。高速缓存替换算法：循环随机替换算法，42。内存管理单元MMU，1。在ARM系统中，内存管理单元MMU主要完成虚拟内存空间到物理内存空间的映射工作。ARM采用页面虚拟存储管理。内存访问权限的控制。设置虚拟存储空间的缓冲特性。43，内存管理单元MMU (1)，2。内存管理单元启用时的内存访问过程：44内存管理

13、单元(MMU)2内存管理单元禁用时：首先，确定芯片是否支持缓存和写缓冲。如果芯片指定在MMU禁用时禁用高速缓存和写缓冲区，则c和b控制位将不被考虑用于存储器访问。如果芯片规定当MMU被禁止时可以启用高速缓存和写缓冲区，则当访问数据时c=0，b=0；当读取指令时，如果使用单独的TLB，则C=1，如果使用统一的TLB，则C=0。内存访问不受权限控制，内存管理单元不会产生内存访问停止信号。所有物理地址和虚拟地址相等，即使用平板存储模式。45，内存管理单元MMU (1)，3。内存管理单元中的地址转换过程：由两级页表实现。a)主页表包含以段为单位的地址转换条目和指向次页表的指针。第一级页表实现了大粒度的

14、地址映射。以段为单位的地址转换过程只需要一级页表。b)次页表包含以大页和小页为单位的地址翻译条目。一种类型的辅助页表也包含以非常小的页为单位的地址翻译条目。逐页地址转换过程需要一个辅助页表。46、存储器管理单元MMU (2)、一级页表地址转换过程：47、存储器管理单元MMU (1)、4。第一级描述符：从页表中获得的相应地址转换条目被称为第一级描述符。它定义了如何映射相应的1M存储空间。一级描述符的位1:0定义了一级描述符的类型。有四种类型的第一级描述符：48、内存管理单元(MMU)(2)、1)粗粒度页表描述符：当位1.第一级描述符的0是0b01(0b代表二进制)，第一级描述符包含粗粒度第二级页

15、表的物理地址它的格式和每个字段的含义如下：49。内存管理单元MMU (3)，从粗粒度页表描述符获取二级描述符的过程：50。内存管理单元MMU (4)，2)段描述符：当主描述符的位1:0为0b10时，主描述符为段描述符，其格式和各字段含义如下：基于段的地址转换过程：52，内存管理单元MMU (6)，3)细粒度页表描述符：当一级描述符的位1:0为0b11时，一级描述符包含细粒度二级页表的物理地址，称为细粒度页表描述符。它的格式和每个字段的含义如下：53，存储器管理单元MMU (7)，从细粒度页表描述符获得二级描述符的过程，54，存储器管理单元MMU，5，存储器管理单元中的存储器访问权限控制，55，

16、存储器管理单元MMU，6。内存管理单元中的域指的是某些段，大页面或小页面内存管理单元最多支持16个域，每个域的访问控制特性由CP15中的C3寄存器的两位控制。这两位的字段代码和含义是：56，内存管理单元MMU，7。快速上下文切换技术FCSE(快速上下文切换扩展)通过修改系统中不同进程的虚拟地址来提高系统的性能，避免在进程间切换期间将虚拟地址重新映射到物理地址。FCSE位于中央处理器和内存管理单元之间，其职责是将不同进程使用的相同虚拟地址映射到不同的虚拟空间中，因此在上下文切换时无需重建TLB。57，内存管理单元MMU，8。内存映射输入/输出在ARM系统中，输入/输出操作通常映射到内存操作，即输入/输出是通过内存映射的可寻址外围寄存器和中断输入的组合来实现的。但是，对于内存映射输入/输出空间的操作，不能使用缓存技术。58，基于ARM架构的硬件平台。目前，ARM架构的片上系统逐渐占据了全球32位嵌入式微处理器市场，在国内市场上购买ARM内核的嵌入式处理器非常容易。北京博创兴业科技有限公司开发的UP-NetARM3000和UP-NetARM2410/UP-NetARM2410-S实验仪器的硬件平台也是基于ARM架构的。UP-NetARM3000的中央处理