存储器系统课件

1

存储器系统25.1

概述能够保存一位二进制信息的具有记忆功能的单元电路叫一个存储元，比如一个电容就可以是一个存储元；8个存储元构成一个存储单元，可以保存一个字节的二进制信息；许多存储单元构成了存储器；存储器有两种基本操作：读操作和写操作；3一、存储器的分类按存储器的系统结构划分：主存储器(内存、主存）辅助存储器（外存)高速缓冲存储器cache按存储介质分类半导体存储器---用半导体器件组成的存储器称为半导体存储器。如晶体管－晶体管逻辑组成的TTL存储器、MOS六管存储器等；磁性材料存储器：磁盘、磁带；光盘等；4半导体存储器分类随机存储器：双极型半导体RAM，是以晶体管触发器作为基本存储电路，TTL电路；高速，功耗大、集成度低，成本高；MOS型RAM（MetalOxideSemiconductor)低速，功耗低、成本低、集成度高；静态SRAM是以双稳态触发器作为存储元动态DRAM是用电容存储信息，需要刷新；只读存储器ROM掩膜式ROM可编程式PROM可擦除可编程式EPROM电可擦除可编程式E2PROMbecGSD55.1.3存储器芯片的主要技术指标1、存储容量存储容量＝存储单元个数×每个存储单元位数如：SRAM芯片6264，它的容量为8KB。它有8K个存储单元，每个存储单元存储8位二进制信息。再如：DRAM芯片NMC41257的容量为256K×1，即它有256K个单元，每个单元存储1位二进制信息;2、存取时间TA存取时间又称存储器访问时间，即从启动一次存储器操作到完成该操作所需要的时间；如从发出读操作到读操作完成。63、存储周期TC连续启动两次独立的存储器操作所需的最小时间间隔。存储器在完成上一次操作后不能马上启动下一次存储器操作，需要有一定的延迟时间。所以存储周期大于存取时间。采用MOS工艺的存储器，存取周期为几十到几百ns以下，双极型RAM存取周期最快可达10ns以下。4、可靠性故障间隔平均时间MTBF约为5×106~1×108小时5、功耗低功耗器件可提高可靠性；75.2.1、静态随机存储器SRAM保持信息写操作读操作六管静态基本存储电路—双稳态触发器T3T4T1T2T5T6VCCT7T8ABY地址选择线I/OI/OX地址选择线86264存储芯片VccWECS2A8A9A11OEA10CS1D7D6D5D4D312345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GND13根地址信号线通常接系统地址总线的低13位；8根数据线，与系统数据总线相连；CS1，CS2两根片选信号线；OE输出允许信号；WE写允许信号；9

tw

twcA0~A12D0~D7tDW

CS1CS2WESRAM6264写操作时序图10SRAM6264读操作时序图A0~A12CS1OED0~D7tOE

tCO

tRW

CS211根据地址线的根数，SRAM芯片分为：

根据数据线的根数，可以判断芯片中一个存储单元能保存多少位二进制信息；1113141516611662646212862256625122KB8KB16KB32KB64KB123.SRAM芯片的应用如何使用存储器芯片，即如何实现它与系统的连接，关键的问题是如何安排芯片的地址范围使其满足用户的要求；存储器地址译码的方法：全地址译码方式部分地址译码方式13地址译码的方法全地址译码方式使用CPU系统提供的全部地址总线；即所有的高位地址线译码输出作为片选信号，低位地址信号线与存储芯片的地址线一一相连。这样，每个存储单元在整个内存空间中具有唯一的一个地址；对于6264芯片，用CPU系统中低13位地址信号（A0~A12）决定6264芯片中每个存储单元的地址，用高7（A13~A19）位地址信号决定芯片在整个内存中的地址边界。14全地址译码方式A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH8088系统BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1315全地址译码方式D0~D7D0~D7A0A0A12A12MEMWWEMEMRCS2+5VOE&≥1A19A18A17A16A15A14A13CS1Y7G1G2BG2ACBASRAM6264A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH138译码器若Y7=0，必需使：CBA=111G2A=0G2B=0G1=1&16部分地址译码方式仅仅使用系统地址总线的一部分，通常是使用高位地址总线的一部分进行译码输出作为片选信号，而低位地址信号线与存储芯片的地址线一一相连。部分地址译码方式使地址出现重叠区；178088系统BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01X1X1110000000000000 ………1X1X1111111111111111AE000~AFFFFHBE000~BFFFFHEE000~EFFFFHFE000~FFFFFH18部分地址译码又分为：译码片选法：将高位地址线总线中的某根或某几根译码输出作为片选信号；线性片选法：将高位地址总线的1根直接连接到存储芯片的片选信号端；特点：简单，多片存储芯片地址不连续，且有时重复。多用在芯片数目少的情况下。部分地址译码仅用于单片机系统和简易微控系统；198088系统BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A1320例5-1用存储器芯片SRAM6116构成一个4KB的存储系统，要求其地址范围在78000H~78FFFH之间；VccA8A9R/WOEA10CSD7D6D5D4D3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A001111000000000000000011110000111111111110111100010000000000001111000111111111111第一片第二片分析：6116 2K×8bits 由此得知：需要2片6116芯片；第一片的地址范围为：78000H~787FFH第二片的地址范围为：78800H~78FFFH地址展开：218088系统BUSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSA19&≥1&Y0Y1A14A18A17A16A15A13A12A11G1

G2B

G2A

LS138

C

B

A22单管动态存储元数据线D字选线T1C动态存储器是通过把电荷存储到电容中来实现信息存储的。单管MOS动态存储电路的优点是线路简单，单管占用面积小，集成度高，速度快；缺点是读出是破坏性的，而且单元读出信号较小，要求有高灵敏度的读出放大器；另一个缺点是刷新。字选线（地址选择线）位线D（数据线）分布电容C0存储电容CT123典型芯片2164A12345678161514131211109NCDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A7位片式64KbitA0~A7地址输入线，分时复用，16位地址分为两次输入，称为行地址和列地址，它们被分别锁存到芯片内部的锁存器中；DIN和DOUT数据输入、输出线；WE写允许信号线； RAS:行地址锁存信号；CAS:列地址锁存信号；24X地址译码Y地址译码0.00.255255.0255.255X0X255Y0Y255I/OA0A7A0A7

DINDout

DINDout25刷新将动态随机存储器的每一位信息读出并写入的过程。刷新的方法是使列地址信号无效，行地址有效，然后将这一行的信息读出再写入即刷新。每次送出不同的行地址就可以刷新不同行的存储单元，将行地址循环一遍，则刷新了整个芯片的所有存储单元。刷新时位线上的信息不会送出到数据总线上。DRAM要求每隔2~8ms刷新一次，它称为刷新周期。26A0～A7A8～A15ABLS158SADDSELD0～D7LS245ABDREMEMRRAMADSELD0～D72164×8片RAS0CAS0A0～A7RAS0CAS0MEMWWEDRAM读写简化电路示意图DRAM在系统中的连接275.2.3存储器的扩展使用多个芯片组成存储系统：1、存储容量的位扩展位扩展的电路连接方法：将每一个存储芯片的地址信号线和控制线并联地接到系统总线上，将他们的数据线分别引出连接至数据总线的不同位上；地址总线ABA7～A0A15～A8A7～A0A15～A8A7～A0A15～A8A7～A064KbD7WERASCASA7～A064KbD6WERASCASA7～A064KbD0WERASCASWERASCASD5D1数据总线DB64KB………MEMW行选列选用8个2164构成容量为64KB的存储器282、存储容量的字扩展字扩展的电路连接方法是：将每个芯片的地址信号、数据信号、和读写信号全部并联在一起，只将片选信号分别引出到地址译码器的不同输出端。CPU8088276427646264626427642764626462643:8CBAY7Y6Y5Y4Y3Y2Y1Y0G1G2AG2BAB19AB18AB17AB16IO/MAB15AB14AB13DB0…DB7AB0…AB12CSCSCSCSCSCSCSCSOEOEOEOEOEOEOEOEWRRDWRWRWRWR303、字位扩展构成一个容量为M×N位的存储器，如果使用m×n的芯片，则需要的芯片数为：(M/m)×(N/n)例：用Intel2164构成容量为128KB的内存；64Kb×864Kb×8D0～D7A0～A15A16译码电路图5-23字位扩展应用举例示意图5.3只读存储器可擦除可编程式EPROM电可擦除可编程式E2PROM闪存(FLASH)E2PROM，如28F040；EPROM的工作原理：一个存储元由控制管T和浮置栅雪崩注入式MOS管Tf组成，称为FAMOS管；VCCSD字线数据线TTfFamos一个典型的EPROM芯片276427系列的芯片：

2716273227642712827256275122764的引脚含义：A0~A12：13根地址线，8K个存储单元；D0~D7：8根双向数据线，EPROM写入时：输入； 正常操作时：输出；CE：片选信号；OE：输出允许信号；PGM：编程脉冲输入；读操作时PGM=1;VPP：编程电压输入端，12.5V、

15V、21V、25V；813CEOEVPPPGM33编程写入标准编程：在VPP端加上50ms的负脉冲，就可将一个字节的数据写入相应的地址单元中。快速编程：编程脉冲为100usCPU内部寄存器高速缓存CacheSRAM SSRAM内存DRAM SDRAM虚拟存储（硬盘）微机存储器的层次结构355.4

高速缓冲存储器cache例：主频为733MHz的PⅢ，一次指令执行时间为1.35ns，同时期的内存SDRAM存取时间为7ns；解决方法：在基本总线周期中插入等待周期采用快速SRAM在CPU与DRAM中插入小规模高速SRAM，即cache中央处理器Cache主存36Cache的工作原理基于：程序和数据访问的局部性CPU提前成批读入数据到cache90%以上的时间在CPU与cache间运行Cache的大小：是主存的1/128；如：64M的内存，cache应为512KB；命中率达90%以上；系统的平均存取速度:cache存取速度×命中率+RAM存取速度×(1－命中率)两级cache结构：L1---集成在CPU内，8K~64KB；工作频率与CPU相同；L2---放到CPU组件内，128K~2MB；