数字电子技术（山东联盟-山东华宇工学院）知到智慧树章节测试课后答案2024年秋山东华宇工学院

数字电子技术（山东联盟-山东华宇工学院）知到智慧树章节测试课后答案2024年秋山东华宇工学院第一章单元测试

以下表达式中符合逻辑运算法则的是（

）

A:1+1=10B:0<1C:A+1=1D:C·C=C2

答案:A+1=11+1=（

）

A:0B:1C:10D:01

答案:10下列几种说法中与BCD码的性质不符的是（）

A:BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数B:BCD码有多种C:BCD码是一种从0000~1111中人为选定十个的代码

D:一组四位二进制数组成的码只能表示一位十进制数

答案:BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数反码是（11011101），对应的十进制数是（）

A:-93B:-34

C:-35D:-24

答案:-34

逻辑代数又称为布尔代数。

A:错B:对

答案:对最简与或式的标准有两个，即与项数最少、每个与项中变量数最少。（）

A:对B:错

答案:对十进制数转换到二进制数时小数部分采用的方法是（）

A:除2取余法2B:乘2取整法C:乘10取整法D:除10取余法

答案:乘2取整法下列逻辑函数属于与非式的是（）

A:CB:AC:BD:D

答案:B以下代码中为无权码的为（）。

A:8421BCD码B:格雷码C:余三码D:5421BCD码

答案:格雷码；余三码下列四个数中，与十进制数（163）10不相等的是（）

A:（10100011）2

B:（000101100011）8421BCD

C:(A3)16D:（203）8

答案:（203）8函数F，用卡诺图化简，其卡诺图如下是否正确（）

A:错B:对

答案:对.函数F，化简的最简与-或表达式是否正确（）。

A:错B:对

答案:对与非门是基本逻辑门电路。

A:对B:错

答案:错A+A=2A。

A:错B:对

答案:错已知某电路的真值表如下，该电路的逻辑表达式为(

)。

A:Y=C

B:Y=ABCC:Y=AB+C

答案:Y=AB+C

第二章单元测试

1.TTL集成门电路是有双极型三极管组成的

A:错B:对

答案:对2.TTL输出级采用了什么结构

A:达林顿结构B:放大结构C:三极管串联结构D:三极管串并联结构

答案:达林顿结构3.TTL集成门电路输入级实现与的逻辑功能

A:错B:对

答案:对4.集成开路与非门电路也叫作OC门

A:对B:错

答案:对5.CMOS集成电路中的场效应管是什么类型的？

A:耗尽型B:一个增强型一个耗尽型C:增强型

答案:增强型6.CMOS门电路突出的优点是功耗小，抗干扰能力强

A:错B:对

答案:对7.CMOS集成门电路闲置输入端应与使用输入端并联

A:错B:对

答案:错8.在CMOS集成电路中为了保证管子的电流不超过允许值应在输出端与电容之间串接一个（）

A:电容B:电抗器C:电阻

答案:电阻9.二极管与门电路中输入端均为高电平时输出为（）

A:低电平B:0C:高电平

答案:高电平10.由于非门的输出信号与输入的反相，所以非门也称为反相器

A:错B:对

答案:对11.集成门电路中的开关元件主要有MOS管、二极管和三极管

A:错B:对

答案:对12.CMOS管的噪声容限比较低

A:错B:对

答案:错13.TTL集成电路在使用过程中对于闲置的输入端一般不悬空，目的是为了减少干扰。

A:错B:对

答案:对14.TTL电路驱动CMOS电路时主要考虑电流驱动是否匹配的问题。

A:错B:对

答案:错对于与门和与非门，闲置输入端应接正电源或高电平

A:错B:对

答案:对

第三章单元测试

以下错误的是（）

A:实现两个一位二进制数和来自低位的进位相加的电路叫全加器B:编码器可分为普通全加器和优先编码器C:实现两个一位二进制数相加的电路叫全加器D:数字比较器可以比较数字大小

答案:实现两个一位二进制数相加的电路叫全加器在下列逻辑电路中，不是组合逻辑电路的有（

）。

A:编码器B:寄存器C:全加器D:译码器

答案:寄存器电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（

）。

A:组合电路B:时序电路

答案:时序电路若在编码器中有50个编码对象，则输出二进制代码位数至少需要（

）位。

A:10B:50C:5D:6

答案:6一个译码器若有100个译码输出端，则译码输入端至少有（

）个。

A:5B:8C:7D:6

答案:7引起组合逻辑电路中竞争与冒险的原因是

A:电源不稳定B:电路延时

C:逻辑关系错D:干扰信号

答案:电路延时

能实现并-串转换的是（

）。

A:数据选择器B:数值比较器C:译码器D:数据分配器

答案:数据选择器欲设计一个3位无符号数乘法器（即3×3），需要（

）位输入及（

）位输出信号。

A:3，3B:3，6C:6，6D:6，3

答案:6，6在二——十进制译码器中，未使用的输入编码应做约束项处理。

A:错B:对

答案:对编码器在任何时刻只能对一个输入信号进行编码。

A:错B:对

答案:对优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。

A:错B:对

答案:错有竞争必然有冒险，有冒险也必然有竞争。

A:对B:错

答案:错共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

A:错B:对

答案:对

3位二进制编码器是3位输入、8位输出。

A:错B:对

答案:错串行进位加法器的优点是电路简单、连接方便，而且运算速度快。

A:错B:对

答案:错

第四章单元测试

各触发器的信号来源不同的计数器称为同步计数器。

A:错B:对

答案:错同步触发器存在空翻现象，而边沿触发器也存在空翻。

A:错B:对

答案:错触发器是由逻辑门电路组成，所以它的功能特点是（）

A:和逻辑门电路功能相同B:它有记忆功能C:全部是由门电路组成的D:没有记忆功能

答案:它有记忆功能下列触发器中，不能用于移位寄存器的是（）。

A:T触发器B:基本RS触发器C:JK触发器D:D触发器

答案:基本RS触发器下列几种触发器中，哪种触发器的逻辑功能最灵活（）

A:D

B:RSC:JKD:T

答案:JK要使JK触发器的状态和当前状态相反，所加激励信号J和K应该是（）

A:10B:00C:11D:01

答案:11对于同步触发的D型触发器，要使输出为1，则输入信号D满足（）

A:D=0B:不确定C:D=0或D=1D:D=1

答案:D=1对于D触发器，欲使Qn+1=Qn，应使输入D=（）

A:QB:不确定C:1D:0

答案:Q设计一个3进制计数器可用2个触发器实现。

A:对B:错

答案:对构成一个5进制计数器需要5个触发器

A:错B:对

答案:错.三态门输出为高阻时，其输出线上电压为高电平

A:错B:对

答案:错

16个触发器构成计数器，该计数器可能的最大计数模值是32

A:错B:对

答案:错组合逻辑电路通常由触发器组合而成。

A:对B:错

答案:错触发器具有两种状态，当Q=1时触发器处于1态

A:对B:错

答案:对要使JK触发器的状态由0转为1，所加激励信号JK应为00

A:对B:错

答案:错

第五章单元测试

设计一个同步七进制加法计数器需要选择（）个触发器。

A:6B:7

C:2D:3

答案:3时序逻辑电路的分类原则是根据触发器的种类来区分的。

A:错B:对

答案:错同步时序逻辑电路是由同一个脉冲触发的。

A:对B:错

答案:对同步时序逻辑电路进入无效状态时，能够自动返回有效状态。

A:对B:错

答案:错在分析同步时序逻辑电路是如果没有给出初始状态时，可以人为假定一个状态。

A:对B:错

答案:对可以根据（）和输出方程画出逻辑图。

A:驱动方程

B:时钟方程C:特征方程

D:状态方程

答案:驱动方程

设计一个同步五进制加法器，应该有几种不同的状态？

A:6B:5C:3D:4

答案:5时序逻辑电路的输出仅与输入有关系。

A:错B:对

答案:错图示电路的功能为（）。

A:序列信号发生器B:并行寄存器C:移位寄存器D:计数器

答案:移位寄存器由3级触发器构成的环形和扭环形计数器的计数模值依次为（）。

A:6和8

B:3和6C:6和3D:8和8

答案:3和6现欲将一个数据串延时4个CP的时间，则最简单的办法采用（）。

A:4位移位寄存器B:4位并行寄存器C:4进制计数器D:4位加法器

答案:4位移位寄存器把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

A:错B:对

答案:错要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194（不带反馈逻辑）来实现，需要（）片。

A:4B:10C:3D:5

答案:3十进制计数器最高位输出的频率是输入CP脉冲频率的（）。

A:1/8

B:1/5C:1/4D:1/10

答案:1/10

某电视机水平—垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要（）个触发器。

A:10B:31500C:60D:525

答案:10

第六章单元测试

TTL单定时器型号的最后几位数字为（）

A:7556B:7555C:555D:556

答案:555多谐振荡器可产生（

）。

A:锯齿波B:正弦波C:矩形脉冲D:三角波

答案:矩形脉冲石英晶体多谐振荡器的突出优点是（）。

A:速度高B:电路简单C:输出波形边沿陡峭

D:振荡频率稳定

答案:振荡频率稳定施密特触发器可用于将三角波变换成正弦波。

A:错B:对

答案:错单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。

A:对B:错

答案:错为方便地构成单稳态触发器，应采用（）

A:ADCB:DACC:施密特触发器D:JK触发器

答案:施密特触发器单稳态触发器的暂稳态维持时间用tw表示，与电路中RC成正比。

A:对B:错

答案:错多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）

A:错B:对

答案:对施密特触发器具有回差现象，又称电压滞后特性。

A:错B:对

答案:对某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此，其稳态为（）态，暂稳态为（）态。

A:0，0B:1，1C:0，1D:1，0

答案:0，1以下不是常见的脉冲产生与整形电路的是（）

A:触发器B:施密特触发器

C:多谐振荡器D:单稳态触发器

答案:触发器为了实现高的频率稳定度，常采用（）

A:施密特触发器B:单稳态触发器C:多谐振荡器D:石英晶体振荡器

答案:石英晶体振荡器占空比q是指矩形波低电平持续时间与其周期之比。

A:对B:错

答案:错是由555定时器构成的（），它可将缓慢变化的输入信号变换为矩形。由于存在回差电压，所以该电路的抗干扰能力提高了。

A:单稳态触发器B:多谐振荡器

C:石英晶体振荡器D:施密特触发器

答案:施密特触发器微分电路是一种能够将输入的矩形脉冲变换为正负尖脉冲的波形变换电路。

A:错B:对

答案:对

第七章单元测试

最小输出电压和最大输出电压之比叫做分辨率，它取决于D/A转换器的位数。

A:错B:对

答案:对分辨率以二进制代码表示，位数越多分辨率越低。

A:错B:对

答案:错D/A转换器的种类很多，根据位权网络的不同，可分为权电阻网络D/A转换器、T型和倒T型网络D/A转换器、权电流型D/A转换器、权电容网络D/A转换器等。

A:对B:错

答案:对D/A转换器可以认为是一种（）电路，它能将（）信号转换为（）信号。

A:编码数字模拟B:译码模拟数字C:译码数字模拟D:编码模拟数字

答案:译码数字模拟8位倒T型电阻网络D/A转换器，设UREF=-10V，RF=R，则最小输出电压为（）V。

A:10/64B:10/128C:10/256D:10/512

答案:10/256D/A转换器的主要技术参数中，非线性误差是由运算放大器的零点漂移造成的。

A:对B:错

答案:错集成D/A转换器DAC0832的分辨率为（）位。

A:16B:4C:8D:32

答案:8并联比较型A/D转换器不可缺少的组成部分是（）。

A:D/A转换器B:编码器C:计数器D:积分器

答案:编码器双积分型A/D转换器输出的数字量与输入模拟量的关系为（）。

A:正比B:反比C:无关D:平方

答案:正比在A/D转换器中，输出数字量位数越多，量化误差越小。

A:错B:对

答案:对双积分型ADC的缺点是（）。

A:转换时间不固定B:转换速度较慢C:对元件稳定性要求较高D:电路较复杂

答案:转换速度较慢电压比较器相当于1位A/D转换器。

A:对B:错

答案:对通常量化的方式有只舍不入和有舍有入两种方式。

A:错B:对

答案:对将取样—保持输出的阶梯离散电平，都统一归并到最邻近的指定电平上的过程称为（）。

A:编码B:保持C:取样D:量化

答案:量化ADC0809的分辨率为（

）位。

A:2B:6C:4D:8

答案:8

第八章单元测试

若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。

A:8B:16C:32D:4

答案:32欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为(

)

A:8B:2C:4D:3

答案:4只读存储器ROM的功能是____________。

A:可以随机读出或写入信息；B:只能读出存储器的内容且断电后仍保持；C:只能读出存储器的内容且断电后信息全丢失D:只能将信息写入存储器；

答案:只能读出存储器的内容且断电后仍保持；用1K×1位的RAM扩展成4K×2位应增加地址线()根

A:3B:1C:2D:4

答案:2存储周期是指()。

A:存储器的读出时间B:存储器进行连续写操作所允许的最短时间间隔C:存储器的写入时间D:存储器进行连续读和写操作所允许的最短时间间隔

答案:存储器进行连续读和写操作所允许的最短时间间隔和外存储器相比，内存储器的特点是()。

A:容量小，速度快，成本低B:容量大，速度快，成本低C:容量大，速度慢，成本高D:容量小，速度快，成本高

答案:容量小，速度快，成本高

某计算机字长16位，它的存储容量64K，若按字编址，那么它的寻址范围是()

A:0～64KBB:0～32KC:0～32KBD:0～64K

答案:0～32K采用虚拟存储器的主要目的是()

A:扩大外存储器的存储空间B:提高存储器的存取速度C:提高外存储器的存取速度D:扩大主存储器的存储空间，并能进行自动管理和调度

答案:扩大主存储器的存储空间，并能进行自动管理和调度若SRAM芯片容量为2M*8bit，则该芯片引脚中地址线和数据线的数目之和是（）

A:21B:18C:不可估计

D:29

答案:29若RAM中每个单元为16位，则下面所述正确的是（）

A:地址线与16位有关B:地址线与16位无关C:地址线也是16位D:地址线不得少于16

答案:地址线与16位无关下面所叙述不正确的是（）

A:随机存储器和制度存储器可以统一编址B:随机存储器可以随时存取信息，掉电后信息丢失C:内存中存储的信息均是不可改变的D:访问随机存储器时，访问时间与单元的物理位置无关

答案:内存中存储的信息均是不可改变的RAM和ROM的主要区别是（）

A:RAM是外存，ROM是内B:ROM是外存，RAM是内C:断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失D:断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失

答案:断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为()

A:16

16B:64

16C:64

8

D:16

64

答案:16

16以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是()

A:DRAMB:SRAMC:

EPROMD:FLASHROM

答案:FLASHROMEEPROM是指（）

A:闪速存储器B:只读存储器C:电编程只读存储器D:读写存储器

答案:电编程只读存储器

第九章单元测试

PAL是指（

）

A:可编程阵列逻辑B:只读存储器

C:可编程逻辑阵列D:通用阵列逻辑

答案:可编程阵列逻辑当用异步I/O输出结构的PAL设计逻辑电路时，