电子教案《数字电子技术》(雷建龙)教学课项目一：三人表决器的制作与设计

数字电子技术项目一

三人表决器的制作与设计

技能目标1、能识别和测试常用的数字集成电路芯片。2、能完成三人表决器的制作。3、能检查并排除简单的故障。1、了解数字逻辑的概念，掌握数制的含义及常用数制之间的相互转换。

2、理解常用的编码，掌握数制与码制、不同码制之间的相互转换。

3、掌握与、或、非三种基本的逻辑关系及逻辑运算。

4、熟悉逻辑代数的常用公式及基本定律，掌握逻辑函数的表示方法及化简方法。

5、熟悉逻辑门电路的逻辑功能，了解门电路的基本知识。

6、掌握组合逻辑电路的设计与分析方法。

知识目标

制作任务任务描述：

本项目要求设计并制作一台三人表决器。如在举重比赛中，有三名裁判，如果有二名或二名以上的裁判裁定选手成功，则运动员成绩有效。本制作任务就是模仿这一表决情境，用三个按键开关(A、B、C)来表示每位裁判裁决的结果，开关闭合表示有效（绿灯亮），开关断开表示无效（绿灯不亮）；用发光二极管（LED）指示灯来表示结果（绿灯亮表示通过，成绩有效；红灯亮表示未通过，成绩无效）。

制作任务三人表决器逻辑电路图三人表决器电路布线图

制作任务元器件名称型号数量四二输入与非门74LS002块双四输入与非门74LS201块14脚集成电路插座

3个红色发光二极管

1个绿色发光二极管

4个电阻1kΩ5个按钮开关

3个焊接板10×10cm1块红色、绿色、黑色导线

若干元器件清单

实训电路

制作任务74LS00四二输入与非门引脚图74LS20二四输入与非门引脚图

制作任务说明：芯片引脚是从标记的一端开始按逆时针方向排列制作注意事项：1、弄清电路原理图有布线图。2、学习焊接的基本知识，能按照电路图和布线图将元器件正确焊接在实训用的万能板上。3、能正确检测元器件的质量。电阻用万用表进行检测，主要检测电阻的阻值是否与标称阻值相符；按键开关有4个引脚，每2个引脚是相对的，要用万用表的电阻档检测其导通情况，不能焊错；发光二极管具有单向导电性，可在发光二极管阳极与阴极两端加上2V左右的直流电压，如发光正常，说明发光二极管是好的，焊接时要注意发光二极管的极性，不能接反。

制作任务制作注意事项：4、焊接芯片插座时，将插座缺口的一端(或标记的一端)向左，芯片插入时，芯片缺口的一端向左。14脚为电源的正极，7脚为电源负极。要根据芯片引脚图进行连接，引脚不能接错。给芯片接上+5V电源，将74LS00的1、2、4、5脚接地，74LS20的1、2、4、5脚接地，用万用表直流电压档测3、6脚电压，如电压在2.5V以上，则说明集成块是好的，如电压为0或很小，则需更换相应的集成块。5、连接时要注意布线美观，尽量使连接导线不交叉。6、焊接完成后，按原理图、布线图检查电路连接是否正确，有无错焊、漏焊、桥接或短路情况。

制作任务

制作任务根据电路原理图和布线图，制作的实际电路如图所示。开关A开关B开关C74LS2074LS0074LS00电源正极电源负极输出指示按键指示灯

功能检测三个按键均未按下时，即3人均不同意，红灯亮，绿灯灭，表示不能通过。

功能检测当按键A按下时，即1人同意，红灯亮，绿灯灭，表示不能通过。

功能检测当按键B按下时，即1人同意，红灯亮，绿灯灭，表示不能通过。

功能检测当按键C按下时，即1人同意，红灯亮，绿灯灭，表示不能通过。

功能检测当按键A、B按下时，即2人同意，红灯灭，绿灯亮，表示通过。

功能检测当按键B、C按下时，即2人同意，红灯灭，绿灯亮，表示通过。

功能检测当按键A、C按下时，即2人同意，红灯灭，绿灯亮，表示通过。

功能检测当按键A、B、C均按下时，即3人同意，红灯灭，绿灯亮，表示通过。按键A按键A发光二极管按键B按键B发光二极管按键C按键C发光二极管输

出红色发光二极管绿色发光二极管不按不亮不按不亮不按不亮亮不亮不按不亮不按不亮按下亮亮不亮不按不亮按下亮不按不亮亮不亮按下亮不按不亮不按不亮亮不亮不按不亮按下亮按下亮不亮亮按下亮不按不亮按下亮不亮亮按下亮按下亮不按不亮不亮亮按下亮按下亮按下亮不亮亮

检测结果

结果分析1、从上述检测结果可看出，该电路实现了三人表决的功能，即当有二名或二名以上的裁判裁定选手成功，则运动员成绩有效。2、通过观察发现，按键开关只有两种工作状态：按下（闭合状态）和不按下（断开状态）；发光二极管也只有两种工作状态：亮和灭。

问题三人表决电路是如何工作的？

知识准备数字逻辑一、模拟信号与数字信号模拟信号是指在时间上和幅值上都是连续变化的信号，如正弦交流电压、各种语音信号等都是模拟信号。数字信号是指在时间上和幅值上不连续的（即离散的）信号，如开关的开与关、灯的亮与灭、电平的高与低等都是数字信号。模拟信号与数字信号波形图

知识准备数字逻辑二、模拟电路与数字电路模拟电路是对模拟信号进行传输、变换和处理的电子电路。如运算放大器、由三极管构成的基本放大电路就是模拟电路。数字电路是对数字信号进行传输、变换和处理的电子电路。各种数字钟、数字万用表、数字电视、智能手机、三人表决电路等是数字电路。

知识准备数字逻辑三、数制及其相互转换（一）数制数制：是一种计数的方法。计数时，需用多位数码，数制就是规定每一位的构成方法和低位向高位的进位规则。基数：在一个数位上，规定使用的数码符号的个数叫该进位计数制的进位基数，用R表示。位权：在某一进位制中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。1、十进制（Decimal）十进制：是以10为基数的计数体制，在十进制中，每一位有0、1、2、3、4、5、6、7、8、9十个可能数码，它的进位规则是“逢十进一”。在十进制中，数码所处的位置不同时，其所代表的数值是不同的。十进制数2647.58可表示为：（647.589）10=6×102+4×101+7×100+5×10-1+8×10-2=

式中：ki为第i位数，10i为第i位数的权，n为小数点前的位数，m为小数点后的位数，10为基数。

十进制数的权展开式：

3

3

3

3

＝3333103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(3333)10＝3×103

＋3×102＋3×101＋3×1002、二进制（Binary）

二进制:是以2为基数的计数体制，在二进制中，每位只有0、1两个可能的数码，它的进位规则是“逢二进一”。即：0+0=00+1=11+0=11+1=10

二进制数也可按权展开，各位的权是2的幂，如二进制数1011.11可表示为：（1011.11）2=1ⅹ23+0ⅹ22+1ⅹ21+1ⅹ20+1ⅹ2-1+1ⅹ2-2

==（11.75）10

二进制数各位加权系数的和就是其对应的十进制数。

3、八进制(Octal)八进制:是以8为基数的计数体制。在八进制中，每一位有0、1、2、3、4、5、6、7八个可能的数码，其进位规则为逢八进一，如1+7=10。一个八进制数也可按权展开，如八进制数2698.57可表示为：（2698.57）8=2ⅹ83+6ⅹ82+9ⅹ81+8ⅹ80+5ⅹ8-1+7ⅹ8-2==（1488.125）10

4、十六进制（Hexadecimal）十六进制:是以16为基数的计数体制。在十六进制中，每一位有0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六个可能的数码，其进位规则是“逢十六进一”。十六进制数5AF.8可表示为：（5AF.8）16=5ⅹ162+10ⅹ161+15ⅹ160+8ⅹ16-1

==（1488.125）10

也可按权展开，各位的权为16的幂。

（二）数制转换

数制转换是指将一个数从一种进位制转换成另一种进位制。在数字电路中一般应掌握二进制数与十进制数、八进制数、十六进制数之间的转换。1、十进制数转换为二进制数

十进制数转换为二进制数，需对十进制数的整数部分和小数部分分别进行转换。方法是：

整数部分转换——“除2取余法”

小数部分转换——“乘2取整法”（1）整数转换

“除2取余法”：即将整数部分逐次被2除，依次记录余数，直到商为0，第一个余数为转换后的二进制数的最低位，最后一个余数为转换后的二进制数的最高位。十进制数45转换成二进制数的转换过程如图（45）10=（101101）2（1）小数转换

“乘2取敕法”：将小数部分连续乘以2，取乘数的整数部分作为二进制数的小数，直到乘数为1。第一位整数为二进制数的最高位，最后一位整数为二进制数的最低位。十进制数0.375转换成二进制数的转换过程如图（0.375）10=（0.011）22、十进制数转换为十六进制数

十进制数转换十六进制数的方法与十进制数转换为二进制数的方法基本数类似，整数部分采用“除16取余法”，小数部分采用“乘16取整法”。转换结果为：（44.375）10=（2C.6）163、二进制数与十六进制数转换

二进制数转为十六进制数：四位变一位。二进制数转换为十六进制数的方法是以小数点为基准，分别向两边划分，每4位二进制数为一组，不够4位补0，转换过程如下：（1001101110.110110）2=（26E.D8）16(10,1101,0101.1111,01)2=(2D5.F4)16

十六进制转二进制：一位变四位。十六进制数转换为二进制数是将十六进制数中的每一位对应转换为4位二进制数。(C5B.67)16=(1100,0101,1011．0110,0111)2转换结果为：3、二进制数与十六进制数转换4、二进制数与八进制数转换

二进制数转为八进制数：三位变一位。将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。八进制数转换为二进制数：一位变三位，将每位八进制数用3位二进制数表示。转换过程如下：5、二进制数、八进制数、十六进制数转换为十进制数

二进制数、八进制数、十六进制数转换为十进制数的方法基本相同，按权展开，就是各位加权系数的和即为十进制数。转换过程如下：(1011.10)2=(1×23+0×22+1×21+1×20+1×2-1+0×2-2）2=（13.5）10(57.4)8=(5×81+7×80+4×8-1）8=(47.5)10(5F.8)16=(5×161+15×160+8×16-1）16=(95.5)10四、二进制码

编码：对若干个不同的数据或信息，按一定的规律分别给其指定一个代表符号的过程叫编码，这些代表给定数据和信息的符号即编码的结果称为代码，简称码。编码可用数字、字母、符号或它们的组合构成，如宾馆的房间号、居民身份证号、姓名、车牌号码等都是代码。在数字系统中，所有的代码都是用若干位二进制数码0和1的不同组合构成的，这种代码称为二进制代码，简称二进制码。二进制代码并不表示数值的大小，仅表示特定的信息。n位二进制数码共有2n种不同组合，可表示2n种不同的信息。（一）二—十进制码（BCD码）

二—十进制码：用二进制数码来表示十进制“0～9”十个数符的代码，称为BCD码（BinaryCodedDecimal）。因十进制数有10个不同的数码，需用4位二进制数码表示。而4位二进制代码有16种组合，从中选出10种组合来表示十进制的10个数码，选取方法较多。

常用的二—十进制码有：8421BCD码、5421BCD码、2421BCD码、余3码、格雷码（又称为循环码）。十进制数有权码无权码8421码5421码2421码余3码格雷码000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501011000101110000111601101001110010010101701111010110110100100810001011111010111100910011100111111001000表1—2常用的BCD码1、8421BCD码8421BCD码是一种应用最多的代码，它的每一个码组都与二进制数相对应，且每一位有固定的权值，二进制码从左到右每位的权值分别为8、4、2、1，故称为有权代码。8421BCD码不允许出现1010～1111共六个码组，这六个码组称为禁用码组。例：将十进制数83用8421码表示。解：由表可得：(83)D＝（10000011)84212、格雷码

格雷码是无权码，又称为循环码，它的特点是：任何相邻的两个码组（包括首尾两个码组）中只有1位不同，其余各位均相同。四位格雷码的构成如下：3、5421BCD码、2421BCD、余3码5421BCD码、2421BCD与8421BCD码一样，也是有权代码，二进制码从左到右每位的权值分别5、4、2、1和2、4、2、1。

余3码是在8421BCD码基础上加0011得到，余3码是一种无权代码，余3码不允许出现0000、0001、0010、1101、1110、1111。

例1：将（0110）8421BCD码转换成余3码。

解：（0110）8421BCD码=（1001）余3码

例2：将（0110）余3码转换成8421BCD码。解：（0110）余3码=（0011）8421BCD码

（二）字符代码

字符代码：对各种字母和符号编制的代码叫字符代码。如计算机中应用的ASCⅡ码就是字符代码，采用7位二进制数进行编码，可表示27=128个符号（可查阅ASCⅡ码编码表）。ASCII码是美国信息交换标准代码，是一种8位二进制代码，b7~b1这7位二进制代码表示信息对象，b0为奇偶校验码。ASCII码

知识链接1

表示与使用逻辑一、逻辑门的知识与使用（一）基本逻辑运算

数字电路实现的是逻辑关系，逻辑关系是指某事物结论与条件之间的因果关系。基本的逻辑关系有与逻辑、或逻辑和非逻辑三种，基本的逻辑运算也有三种：与运算、或运算和非运算。1、与逻辑

与逻辑：只有当决定某一事件的全部条件都具备时，这件事件才会发生，这种因果关系称为与逻辑。如图所示电路中，只有当开关A、B同时按下时，灯才能亮，否则灯是灭的。灯的状态（亮和灭）与开关的状态（闭合和断开）之间的因果关系为与逻辑关系。开关A开关B灯F断开断开灭断开闭合灭闭合断开灭闭合闭合亮与逻辑功能表与逻辑电路实例

设：开关断开用“0”表示，开关闭合用“1”表示，灯亮用“1”表示，灯灭用“0”表示，则得到与逻辑的真值表。

真值表:就是将输入变量的所有可能取值组合对应的输出变量的值一一列出的表格。ABF000010100111与逻辑真值表1、与逻辑1、与逻辑

与逻辑的运算规则：0•0＝0

0•1＝0

1•0＝0

1•1＝1

有“0”出“0”，全“1”出“1”

与门：实现与运算的电路称为与门，与运算也叫逻辑乘。与门逻辑符号

2、或逻辑或逻辑：当决定一个事件的几个条件中，有一个或一个以上条件具备，这件事件就会发生，这种因果关系称为或逻辑。如图所示电路中，只要开关A、B有一个闭合，灯就会亮，这种逻辑关系为或的逻辑关系。或逻辑电路实例ABF000011101111或逻辑真值表2、或逻辑

或逻辑的运算规则：0+0＝0

0+1＝1

1+0＝1

1+1＝1有“1”出“1”，全“0”出“0”2、或逻辑或门：实现或运算的电路称为或门，或运算也叫逻辑加。或门逻辑符号

3、非逻辑

3、非逻辑如图所示电路，当开关A断开时，灯亮，当开关A闭合时灯灭，这种因果关系为逻辑非。AF0110非逻辑真值表非门：实现非运算的电路称为非门。非门只有一个输入端。门非逻辑符号

（二）常用的复合逻辑运算1、与非逻辑运算、或非逻辑运算、与或非逻辑运算

与非逻辑运算是先与运算再做非运算，或非逻辑运算是先做或运算再做非运算，与或非逻辑运算是先做与运算，再做或运算，最后做非运算。实现这些运算的电路分别称为与非门、或非门、与或非门。2、异或运算、同或运算

异或运算和同或运算都是二变量的逻辑运算。异或运算的逻辑关系为：当输入的二变量相异时，输出为1，否则输出为0。同或运算的逻辑关系为：当输入的二变量相同时，输出为1，否则输出为0。异或运算与同或运算在逻辑上是互为反函数。ABF000011101110ABF001010100111异或逻辑真值表同或逻辑真值表2、异或运算、同或运算异或运算逻辑函数表达式为：同或运算逻辑函数表达式为：异或门逻辑符号同或门逻辑符号（三）正负逻辑

在数字电路中，输入、输出信号只有两种可能的状态，如开关的“断开”与“闭合”，灯的“亮”与“灭”，而这两种可能的状态在电路中是用“高电平”和“低电平”来表示的，用“1”表示高电平，用“0”表示低电平，称为正逻辑，反之用“0”表示高电平，用“1”表示低电平，称为负逻辑。一般采用正逻辑。高电平和低电平均允许有一定的变化范围，当电路的供电电压为+5V时，对于TTL数字集成电路和CMOS数字集成电路输入、输出电压的变化范围与逻辑值之间的关系如下表所示。（三）正负逻辑电压范围逻辑值逻辑电平2.7V～3.5V1H（高电平）0V～0.8V0L（低电平）电压范围逻辑值逻辑电平3.5V～5.0V1H（高电平）0V～1.5V0L（低电平）TTL数字集成电路电压的变化范围与逻辑值的关系CMOS数字集成电路电压的变化范围与逻辑值的关系二、门电路（一）分立元件的逻辑门电路1、二极管与门电路当UA=0V，UB=0V时，二极管D1、D2正偏导通，输出端电压UF=0.7V，为低电平。当UA=0V，UB=3V时，二极管D1优先导通，输出端电压UF=0V，为低电平，D2因反偏而截止。当UA=3V，UB=0V时，二极管D2优先导通，输出端电压UF=0V，为低电平。D1因反偏而截止。当UA=3V，UB=3V时，二极管D1、D2因正向偏置而导通，输出端电压UF=3V，为高电平。工作原理：1、二极管与门电路由上述分析可知，当输入端A、B中有一个为低电平时，输出就为低电平，只有当A、B均为高电平时，输出才为高电平，实现了与的逻辑关系，F=A•B，这个电路就是与门。

与门工作波形图2、二极管或门电路工作原理：当UA=0V，UB=0V时，二极管D1、D2反偏截止，输出端电压UF=0V，为低电平。当UA=0V，UB=3V时，二极管D2导通，输出端电压UF=3V，为高电平，D1因反偏而截止。当UA=3V，UB=0V时，二极管D1导通，输出端电压UF=3V，为高电平，D2因反偏而截止。当UA=3V，UB=3V时，二极管D1、D2均导通，输出端电压UF=3V，为高电平。2、二极管或门电路由上述分析可知，当输入端A、B中有一个为高电平时，输出就为高电平，只有当A、B均为低电平时，输出才为低电平，实现了或的逻辑关系，F=A+B，这个电路就是或门。

或门工作波形图3、三极管非门电路当UA=0V，三极管发射极没有偏压而截止，集电极电流为0A，电阻Rc压降为0V，输出电压UF=VCC=5V，为高电平。当UA=3V，三极管发射极正偏而饱和导通，输出电压UF=UCES1V，为低高电平。

由上述分析可知，当输入端A为低电平时，输出就为高电平，当输入端A为高电平时，输出为低电平，实现了非的逻辑关系，

这个电路就是非或门。工作原理：（二）TTL集成逻辑门电路TTL集成逻辑门电路是晶体管—晶体管逻辑门电路的简称，它主要由双极型三极管组成。1、TTL与非门电路的工作原理

1、TTL与非门

1、TTL与非门1、TTL与非门

当输入端全部悬空时，输出电压UO为低电平0.3V。所以，TTL电路的某输入端悬空，可以等效地看作该端接入了逻辑高电平。实际电路中，悬空易引入干扰，故对不用的输入端一般不悬空，应作相应的处理。

1、TTL与非门TTL与非门主要参数：

输出高电平UOH和输出低电平UOL：UOH一般在2.4～3.6V之间，UOH的标准值为3V。UOL一般在0～0.5V之间，UOL的标准值为0.3V。

开门电平UON与关门电平UOFF：开门电平UON是保证与非门输出标准低电平时，允许输入的高电平的最小值。一般UON在1.4～1.8V。关门电平UOFF是保证与非门输出标准高电平的90%时，允许输入的低电平的最大值，一般UOFF在0.8～1V。

平均传输延迟时间tpd：它是衡量门电路运算速度的重要指标，当输入端接入输入信号后，需要经过一定时间才能在输出端产生对应的输出信号，这个时间叫传输延迟时间。TTL门的平均传输延迟时间为3～40ns。

扇入系数N1：扇入系数是门电路的输入端数，一般N1≤5，最多不超过8。

扇出系数NO：扇出系数是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。一般NO≥8，NO越大，说明门的负载能力超强。2、集电极开路与非门（OpenCollectorGate

OC门）

集电极开路与非门也叫OC门，其电路及逻辑符号如图所示。OC门在使用时，必须在电源与输出端F之间外接一个上接电阻RC，多个OC门的输出端相连时，可以共用一个上接电阻RC。电路实现与非的逻辑关系。OC门的应用

线与逻辑电路等效逻辑图2、驱动非逻辑性的负载：电路如图，（a）图为驱动发光二极管电路，当输入都为高电平时，输出为低电平，驱动发光二极管发光。当输入有一个为低电平时，输出为高电平，发光二极管熄灭。（b）图为驱动干簧管电路，二极管VD保护OC门的输出管不被击穿。OC门的应用驱动发光二极管驱动干簧管3、实现电平转换：OC门通过上拉电阻抬高输出的高电平，以适应下一级电路对高电平的要求，输出低电平不变。3、三态门（TSL门）

三态门：主要用于对信号传输的控制，它的输出有三种状态：高电平1，低电平0和高阻态（即输出端悬空）。三态门不是指具有三种逻辑值。图中，EN为使能控制端，图中的“Ο”表示使能控制端为低电平有效，即当EN端为低电平时，三态门正常工作，实现与非的逻辑关系；当EN端为高电平时，三态门的输出为高阻状态，与后面的电路断开。不带“Ο”时表示使能控制端为高电平有效。三态门电路三态门逻辑符号

三态门常用于总线传输控制。如下图所示，用两种不同控制输入的三态门可构成的双向总线。

图中：

EN=1时:G1工作，G2处于高阻状态，数据D1被取反后送至总线；

EN=0时:G2工作，G1处于高阻状态，总线上的数据被取反后送到数据端D2。

实现了数据的分时双向传送。三态门的应用4、TTL数字集成电路系列

我国TTL数字集成电路分为CT54系列和CT74系列两大类，它们的电路结构和电气性能相同，不同的是CT54系列TTL数字集成电路更适合在温度条件恶劣、供电电源变化大的环境中工作，为军用品；CT74系列TTL数字集成电路则适合在常规条件下工作，为商用品。CT74标准系列和CT74H高速系列。开关速度不高，功耗较大，使用较少。CT74S肖特基系列，工作速度高，但功耗较大。CT74LS低功耗肖特基系列，工作速度比CT74H系列高，比CT74S系列低，但功耗很低。CT74AS先进肖特基系列，功耗比CT74S系列低很多，开关速度更高。CT74ALS先进低功耗肖特基系列，功耗比CT74S系列更低，开关速度更高。CT74F快速系列，其功耗和开关速度介于CT74AS和CT74ALS系列之间，主要用于高速的数字系统中。常用的TTL数字集成块74LS00管脚图74LS08管脚图74LS02管脚图74LS20管脚图74LS21管脚图74LS32管脚图74LS04管脚图74LS30管脚图74LS27管脚图74LS10管脚图74LS11管脚图74LS03管脚图（三）CMOS集成逻辑门电路1、CMOS反相器CMOS反相器电路

2、CMOS与非门

由两个串联的NMOS管和两个并联的PMOS管构成的两输入端的CMOS与非门电路如图所示。

工作原理：

当输入A、B均为高电平时，V1和V2导通，V3和V4截止，输出端F为低电平；当输入A、B中至少有一个为低电平时，对应的V1和V2中至少有一个截止，V3和V4中至少有一个导通，输出F为高电平。

该电路实现了“与非”逻辑功能。3、CMOS或非门

由两个并联的NMOS管和两个串联的PMOS管构成一个两个输入端的CMOS或非门电路如图所示。每个输入端连接到一个NMOS管和一个PMOS管的栅极。

工作原理：

当输入端A、B均为低电平时，V1和V2截止，V3和V4导通，输出F为高电平；当输入端A、B中至少有一个为高电平时，则对应的V1、V2中至少有一个导通，V3、V4中至少有一个截止，使输出F为低电平。

该电路实现了“或非”逻辑功能。4、CMOS传输门

5、CMOS三态非门

6、CMOS数字集成电路系列（1）CMOS4000系列。CMOS4000系列的优点是：功耗低、电源电压范围宽（3～15V），扇出系数大。缺点是：工作频率低，输出负载电流小，驱动负载能力差。（2）高速CMOS电路的54系列和74系列。它们的主要区别是工作温度不同，54系列的工作温度为-55～125℃，74系列的工作温度为-40～85℃。（3）高速CMOS电路系列。主要有：①HC/HCT系列，功耗低，工作速度高，负载能力强，HC系列用于组成单一系统，在电源电压为+5V时，HCT系列与TTL电路兼容，可互换使用。②AHC/AHCT系列。工作速度和负载能力比HC/HCT系列提高一倍。③④LVC系列。为CMOS低压系列，工作电压低（1.65～3.6V），输出驱动电流高达24mA，负载能力很强，性能更优越。7、常用CMOS数字集成电路（四）集成门电路的使用1、TTL集成门电路使用注意事项（1）TTL电路的输出端（OC门、三态门除外）不允许并联使用，也不允许直接与+5V电源或地线相接，否则将会使电路的逻辑混乱并损坏器件。（2）多余输入端的处理。或门、或非门等TTL电路的多余输入端不能悬空，只能接地。与门、与非门等TTL电路多余的输入端可做如下处理：（a）悬空，相当于接高电平；（b）与其它输入端并联使用；（c）直接或通过电阻（100Ω～10kΩ）与电源相接得到高电平。（3）严禁带电操作。要在电路切断电源以后，插拔或焊接集成电路芯片，否则容易引起集成电路的损坏。（4）电源滤波。一般可在电源的输入端并接一个100μF的电容作为低频滤波，在每块集成电路的电源输入端接一个0.01μF～0.1μF的电容作为高频滤波。2、CMOS集成门电路使用注意事项（1）防静电。防止外来感应电势将栅极击穿。（2）焊接。焊接时不能使用25W以上的电烙铁，通常采用20W内热式烙铁，焊接时间不宜过长，焊接量不宜过大。（3）闲置输入端的处理。CMOS电路不用的输入端不允许悬空，可与使用输入端并联使用，这种连接会增大输入电容，使速度下降，当工作频率高时不宜这样处理。与门和与非门的闲置输入端可接正电源或高电平，或门和或非门闲置输入端可接地或低电平。当输入端通过一个电阻接地时，不论电阻多大，该端都相当于输入低电平。（4）输出端的连接。除OC门外，普通门的输出端不允许直接并联，输出端不允许直接与电源的正极或地线相连接，否则将导致元件损坏。（5）电源。电源正负极不能接反，在安装电路或插拔元器件时，必须先切断电源，严禁带电操作。（6）输入信号。输入信号不允许超出电压范围，若不能保证时需在输入端串联限流电阻起保护作用。（7）接地。所有测试仪器外壳必须良好接地，若信号源需要换档，最好先将输出幅度调到最小。在进行电路测试调整时，先接通电源，后输入信号，测试调整结束时，先断开输入信号，再关断电源。3、TTL电路与CMOS电路的接口

在数字系统中，当同时用到TTL门电路和CMOS门电路时，TTL电路和CMOS电路之间一般不能直接连接，需考虑它们之间的连接问题。当不同的门电路连接时，前级要为后级提供符合要求的高电平、低电平和足够的输入电流，否则需通过接口电路进行转换。一般在同一电路中使用同一工艺的逻辑门可避免电平不兼容的问题。TTL电路和CMOS电路的连接TTL电路和CMOS电路的连接4、用万用表检测TTL系列门电路

将万用表调到R×1kΩ挡，黑表笔接被测门电路的电源地线端，红表笔依次接其它各端测量其对地的直流电阻，正常情况下，各端对地直流电阻值约为5kΩ左右，其中电源正端对地的电阻值为3kΩ左右，如某端的电阻值小于1kΩ，表明电路已损坏；如测得的电阻值大于12kΩ，表明电路已失去功能或功能下降，不能再使用了。

将万用表两表笔对换，黑表笔依次测量其它各端的反向电阻值，多数应大于40kΩ，其中电源正端对地电阻值为3～10kΩ，若阻值接近于0，表明电路内部已短路，若阻值为无穷大，则表明电路内部已断路。

知识链接2逻辑代数的表示

逻辑代数又称为布尔代数，是英国数学家乔治·布尔在1847年创立的，逻辑代数是分析和设计数字电路的基础和重要数学工具。数字逻辑电路研究的是输入与输出之间的逻辑关系，逻辑关系一般用逻辑函数来描述。逻辑是指事物的因果关系，或者说条件和结果的关系。

逻辑变量：逻辑代数中的变量称为逻辑变量，用大写字母表示。在逻辑代数中，常用字母A、B、C等表示逻辑变量，逻辑变量的取值只有两种：1或0，这里的1和0不表示数值大小，它们代表的是两种不同的逻辑状态，如开关的“闭合”与“断开”，灯的“亮”与“灭”。一、逻辑代数的公式和定理

3、交换律A·B=B·AA+B=B+A4、结合律A（BC）=（AB）C

A＋（B＋C）＝（A＋B）＋C5、分配律A+B·C=(A+B)·(A+C)A·(B+C)=A·B+A·C证明：A＋BC＝（A+B）（A+C）（A+B）（A+C）＝A·A＋A·C＋B·A＋B·C＝A（１＋B＋C）＋BC＝A＋BC

一、逻辑代数的公式和定理8、反演律（摩根定律）利用真值表进行证明，将变量的所有取值列于真傎表中分别进行计算，再进行比较。现以反演律为例进行证明。ABA+B001101111011010011100110011110010000一、逻辑代数的公式和定理利用公式进行证明，根据已有的公式和定理进行证明的方法。现以冗余律为例进行说明。一、逻辑代数的公式和定理9、代入规则

代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。

10、对偶规则

注意：使用代入规则时，必须将等式中所有出现同一变量的地方均以同一函数代替，否则代入后的等式将不成立。

对偶规则的意义：如果两个函数相等，则它们的对偶函数也相等。利用对偶规则，可以使要证明及要记忆的公式数目减少一半。11、反演规则

一、逻辑代数的公式和定理解：例：求下列函数的反函数。

注意：在运用反演规则和对偶规则时，必须按照逻辑运算的优先顺序进行：先算括号，接着与运算，然后或运算，最后非运算，否则容易出错。为保证不改变运算顺序，即保持原函数式中运算符号的优先顺序，可加括号。一、逻辑代数的公式和定理二、

逻辑函数的表示（一）逻辑函数逻辑函数：如果以逻辑变量A、B、C…作为输入，以运算结果作为输出，当输入变量A、B、C…的取值确定后，输出逻辑变量F的值就被唯一确定，则称F为A、B、C…的逻辑函数，表示为：

逻辑变量和逻辑函数的取值只有0和1两种可能，逻辑函数与逻辑变量之间由与、或、非三种基本运算决定。（二）逻辑函数的表示方法

逻辑函数的表示方法主要有：逻辑函数式、真值表、逻辑图、卡诺图、波形图。1、逻辑函数式二、

逻辑函数的表示

逻辑函数式是描述输入和输出逻辑变量之间逻辑关系的表达式，一般由逻辑变量（A、B、C等）和基本逻辑运算符号（与、或、非）及括号、等号等构成的表达式。

在这些逻辑函数表达式中，A、B、C、D为逻辑变量，F、G、H为逻辑函数，A、B、C、D为原变量，

为反变量。逻辑函数式的优点是：书写简洁、方便，能用公式和定理进行运算、变换。逻辑函数式的缺点是：当逻辑函数式比较复杂时，难以从变量取值看出函数值，不直观。2、真值表真值表：将逻辑函数各种可能的取值与相应的函数值用表格的形式一一列举出来，这种表格就是真值表。它表示了逻辑函数与逻辑变量之间的一一对应关系，逻辑函数的真值表具有唯一性。

如列出三人表决电路的真值表。当2人或2人以上同意时，表决通过，否则表决不能通过。用A、B、C表示表决的三人，为输入变量，表决同意用1表示，不同意用0表示，用F表示表决的结果，1表示表决通过，0表示表决未通过，真值表如表所示。ABCF00000010010001111000101111011111

当逻辑函数有n个变量时，共有

个不同的变量取值组合，在列真值表时，为避免遗漏，变量的取值组合一般按n位自然二进制数递增的顺序列出。真值表表示逻辑函数直观，可直接看出逻辑函数值与逻辑变量间的关系。但当变量较多时，列真值表十分繁琐。2、真值表

由真值表可得到标准的与—或逻辑函数式，方法是：对于任意一组变量取值，1用原变量表示，0用反变量表示，把逻辑函数值为1所对应的各变量的与组合进行逻辑加，便得到标准的与-或逻辑函数式。三人表决器的逻辑函数式如下：3、逻辑图

逻辑图：用基本逻辑门和复合逻辑门的逻辑符号组成的对应于某一逻辑功能的电路图就是逻辑图。根据逻辑函数式画逻辑图时，只要把逻辑函数式中各逻辑运算用相应的门电路的逻辑符号代替，就可画出与逻辑函数式对应的逻辑图。

逻辑函数的逻辑图如下：

据逻辑图也可得到逻辑函数式，方法是：根据逻辑门电路的输入与输出关系及电路的连接关系，写出各门的输出表达式，最后得到逻辑函数式，经化简，得到最简的与—或式。例：逻辑图如图，试写出逻辑函数式。解：由图可知：3、逻辑图4、卡诺图

卡诺图：是由表示逻辑变量的最小项（一个最小项对应一个小方格）全部可能取值所组成的小方格构成的平面图，一个逻辑函数的卡诺图就是将此函数的最小项表达式中的最小项相应地填入对应的一个方格内，卡诺图的知识将在后面进一步介绍。5、波形图

波形图：在给定输入变量取值随时间变化关系后，根据函数中变量之间的运算关系、真值表或卡诺图中变量取值和函数值的对应关系，可对应画出输出变量随时间变化的波形，这种反映输入和输出变量对应取值随时间按照一定规律变化的图形，就称为波形图，也称为时序图。如门电路中的波形图。（三）、逻辑函数不同形式之间的转换

逻辑函数的表达形式可分为五种：与或式、与非-与非式、与或非式、或与式、或非-或非式。它们之间可进行相互转换。

例：将逻辑函数与或式

转换成其它形式。

与非-与非式：将与或式两次取反，利用摩根定理就可得到与非-与非式。与或非式：先求反函数，再取反一次就得到与或非式。（三）、逻辑函数不同形式之间的转换

或与式：将与或非式用摩根定律展开即得到或与式。

或非-或非式：将或与式两次取反，用摩根定律展开一次就得到或非-或非式。

说明：在各种表达式中，与或式是最基本的形式，一般函数均以与或式给出。与或式就是逻辑表达式由几个与项相加而成，即先与运算，再或运算。三、逻辑函数的化简

化简的目的：逻辑函数式的复杂性直接影响逻辑电路的复杂性，逻辑函数式越简单，则实现该逻辑函数式所需的门就越少，电路工作越可靠，因此需对逻辑函数式进行化简。

逻辑函数化简的原则：

逻辑函数化简没有一个严格的原则，一般遵循以下几条原则：1、逻辑电路所用的门最少；2、各个门的输入端要少；3、逻辑电路所用的级数要少，逻辑电路能可靠地工作。

对于与或式，如化简后，表达式中的与项最少，每个与项中的变量个数最少，一般认为该逻辑表达式就是最简的与或式。

常用的化简方法主要有：代数法和图形化简法。（一）逻辑函数的代数化简法

逻辑函数的代数化简法，也叫公式化简法，就是运用逻辑代数的基本公式、基本定理和规则对给定的逻辑函数进行化简的方法。常用的方法有以下几种。1、并项法

利用公式将两项合并为一项，并消去一个变量。例：（一）逻辑函数的代数化简法2、吸收法：利用公式消去多余项。例：3、消因子法：利用公式，消去多余的因子。例：（一）逻辑函数的代数化简法4、消项法：利用公式

，消去多余项。例：5、配项法

在不能直接运用公式进行化简时，可利用

，选择合适的与项进行配项再进行化简，也可利用

添加BC再进行化简。（一）逻辑函数的代数化简法例：说明：对复杂的逻辑函数进行化简时，需要灵活运用多种方法才能得到最简的结果。代数法化简对逻辑函数式中的变量个数没有限制，它适用于于变量较多、较复杂的逻辑函数式的化简。但需熟记基本公式和定理，并且还需要掌握一定的技巧，也难于判定所化简的逻辑函数式是否是最简式。（二）逻辑函数的卡诺图化简法

卡诺图化简法具有确定的化简步骤，能比较方便地获得逻辑函数的最简与-或式。1、最小项如果一个逻辑函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。

若逻辑函数由A、B、C三个逻辑变量组成，这三个变量可以组成许多乘积项，最小项就是每个乘积项都包含三个变量，每个变量以原变量或反变量的形式在每个乘积项中出现一次，并且只出现一次，这样的乘积项就是三变量函数的最小项。三变量的最小项有8个，即23

，n个变量就有2n个最小项。三变量最小项如下：（二）逻辑函数的卡诺图化简法

最小项的表示方法：通常用符号mi来表示最小项。m表示最小项，下标i为最小项的编号，编号的方法是：最小项中原变量取1，反变量取0，当变量顺序确定后，可以按顺序排列成一个二进制数，则最小项取值对应一组二进制数，该二进制数对应的十进制数就是该最小项的编号，即这个最小项的下标i。

如最小项

，对应的变量取值为011，它对应的十进制数为3，该最小项就简记为m3。三变量的全部最小项依次记为m0、m1、m2、…、m7。

3个变量A、B、C的8个最小项可以分别表示为：（二）逻辑函数的卡诺图化简法三变量函数全体最小项真值表

2、最小项的性质

（1）对于任意一个最小项，都有一组也只有一组变量取值使其值为1，即每个最小项对应了一组变量的取值。如最小项

，只有在变量取值为100时，

的值为1，其余的7个最小项的值都为0。

（2）对于变量的任一组取值，任意两个不同的最小项之积恒为0。

（3）对于变量的任一组取值，全体最小项的和恒为1。3、一般逻辑函数变换为最小项表达式

标准与-或式：由最小项逻辑加（或）组成的表达式称为逻辑函数最小项表达式，又称为标准与-或式，一个逻辑函数只有一个标准与或表达式。一般的逻辑函数都可以变换为标准的与-或式。（二）逻辑函数的卡诺图化简法例：将逻辑函数

变换成标准与-或式。解：由表达式可看出，该逻辑函数由三变量构成，第一项差C，第二项差A，第三项差B。（二）逻辑函数的卡诺图化简法例：将逻辑函数式

变换为标准与-或式。解：解:

首先，列出F的真值表如下表所示，然后，根据真值表可直接写出F的最小项表达式

例：将函数表达式变换成标准“与-或”表达式。（二）逻辑函数的卡诺图化简法4、卡诺图的构成

相邻最小项：如果两个最小项中只有一个变量不同（互为反变量），其余变量均相同时，则这两个最小项为逻辑相邻，称它们为相邻最小项，简称相邻项。

如三变量最小项

与为相邻项。两个相邻项可以合并为一项，并消去互反变量，即利用

，保留两相邻项中相同的变量。

卡诺图：卡诺图是由美国工程师卡诺提出的，用一个方格来代表逻辑函数的一个最小项，n个变量的逻辑函数就有2n个方格，要求相邻的最小项在方格图中的几何位置（横向或纵向）也相邻，按这种规律排列的方格图称为n变量的卡诺图。为了保证卡诺图中几何位置相邻的最小项逻辑相邻，要求卡诺图横向与纵向逻辑变量的取值按格雷码的顺序排列。下面介绍2～4变量卡诺图的构成。

例如，四变量卡诺图中，如m5的4个相邻最小项分别是和m5相连的m1，m4，m7，m13。

m2的4个相邻最小项除了与之几何相邻的m3和m6之外，另外两个是处在“相对”位置的m0(同一行的两端)和m10(同一列的两端)。这种相邻称为相对相邻。

从各卡诺图可以看出，在n个变量的卡诺图中，能从图形上直观、方便地找到每个最小项的n个相邻最小项。（二）逻辑函数的卡诺图化简法（二）逻辑函数的卡诺图化简法

3变量卡诺图：设3个变量为A、B、C，3个变量共有8个最小项，卡诺图由8个方格组成，按相邻性将8个最小项填入卡诺图的8个方格中，如图（b）所示。图中BC的取值是按格雷码的顺序排列的，即按00、01、11、10顺序排列，分别表示

、、、。4变量卡诺图：设4个变量为A、B、C、D，4个变量共有16个最小项，按相邻性将16个最小项填入对应的方格中，如图（c）所示。

2变量卡诺图：设2个变量为A和B，2个变量有4个最小项，

，按相邻性将4个最小项填入下图（a）的方格中，方格中的变量组合就是该方格在横向和纵向所对应的变量的积，0用反变量表示，1用原变量表示。变量的取值按格雷码顺序排列，方格中标出了最小项的编号，要求左上角的方格必须是m0。卡诺图中，第一行表示

、第二行表示

，第一列表示

、第二列表示

。（二）逻辑函数的卡诺图化简法（a）二变量卡诺图

（b）三变量卡诺图（c）四变量卡诺图（二）逻辑函数的卡诺图化简法

注意：在卡诺图中，按中心对称轴对折，重合的方格对应的最小项也是相邻项。

随着变量个数的增加，卡诺图将变得十分复杂，相邻关系不易识别，因此卡诺图一般多用于六变量以内。5、用卡诺图表示逻辑函数

用卡诺图表示逻辑函数的方法是：

（1）将逻辑函数化成标准的与-或式。

（2）根据逻辑函数式中变量个数，画出相应的卡诺图。

（3）将逻辑函数式中的最小项在卡诺图相应的方格内填1，没有的最小项在卡诺图相应的方格内填0或不填。例：将逻辑函数

用卡诺图表示。解：（1）将逻辑函数化成标准的与-或式为：（二）逻辑函数的卡诺图化简法（2）画卡诺图。根据标准与-或式可知，该逻辑函数有3个逻辑变量，画出3变量的卡诺图。（3）填图。在卡诺图中编号3、5、6、7的方格中填1，其余位置填0或不填。如图所示。（二）逻辑函数的卡诺图化简法例：将逻辑函数用卡诺图表示。解：（1）将逻辑函数化成标准的与-或式为：

（2）画卡诺图，由逻辑函数式可知，该逻辑函数含有4个逻辑变量，画4变量的卡诺图，并将最小项填入卡诺图对应方格中，如图所示。（二）逻辑函数的卡诺图化简法

将实际的逻辑函数化成标准与-或式比较麻烦，在实际化简时，可直接在卡诺图中填写。方法是：先将逻辑函数化为与—或式，再将逻辑函数的每一项逐个填入卡诺图中，若一个方格中有2个或2个以上重复的1，只需填1个，因为A+A=A。以上例为例进行说明。

：在B=1，C=0对应的方格（不论A、D取值）位置填1，这样的方格有4个，对应编号为4、5、12、13。

：在C=1，D=0对应的方格（不论A、B取值）位置填1，这样的方格有4个，对应编号为2、6、10、14。

：在B=0，C=D=1对应的方格（不论A取值）位置填1，这样的方格有2个，对应的编号为3、11。

：在A=0，C=0，D=1对应的方格（不论B取值）位置填1，这样的方格有2个，对应的编号为1、5。

：在A=B=C=D=1对应的方格位置填1，这样的方格只有1个，对应的编号为15。

根据上述分析，卡诺图如图所示。任意一个逻辑函数化成与-或式后就可直接用卡诺图表示。（二）逻辑函数的卡诺图化简法逻辑函数直接用卡诺图表示（二）逻辑函数的卡诺图化简法

以真值表形式给出逻辑函数在卡诺图中的表示方法：将真值表中函数值为1对应的最小项填入卡诺图中对应的方格中。例：已知逻辑函数F的真值表如下表所示，试画出F的卡诺图。ABCF00000010010101111000101111001111函数F的真值表

由表可见，该函数由3个逻辑变量组成，画出三变量的卡诺图，将函数取值为1所对应的最小项填入卡诺图对应的方格中，如图所示。由真值表得卡诺图（二）逻辑函数的卡诺图化简法6、用卡诺图化简逻辑函数

用卡诺图化简逻辑函数就是利用卡诺图的相邻性，合并相邻的最小项，消去互反的变量，保留相同的变量。理论依据是：。2个相邻项可合并为1项，消去1个互反的变量。4个相邻项可合并为1项，消去2个互反的变量。8个相邻项可合并为1项，消去3个互反的变量。16个相邻项可合并为1项，消去4个互反的变量。由此可见，合并的规律是：2n个最小项的相邻项可合并，消去n个互反的变量，不满足2n关系的最小项不能合并，如2、4、8、16个相邻项可合并，其它的均不能合并，如图所示。

利用卡诺图化简逻辑函数时，可以从图形上直观地找出相邻最小项进行合并。（二）逻辑函数的卡诺图化简法卡诺图化简BD代数法化简（二）逻辑函数的卡诺图化简法相邻最小项合并规律（二）逻辑函数的卡诺图化简法

两个相邻最小项合并的情况A0110B10100110B1010B1101B1010ABA0100010100011110ABC01ABBC

1、两个小方格相邻,或处于某行(列)两端时，所代表的最小项可以合并，合并后可消去一个变量。

2、四个小方格组成一个大方格、或组成一行（列）、或处于相邻两行（列）的两端、或处于四角时，所代表的最小项可以合并，合并后可消去两个变量。

3、八个小方格组成一个大方格、或组成相邻的两行(列)、或处于两个边行(列)时，所代表的最小项可以合并，合并后可消去三个变量。（二）逻辑函数的卡诺图化简法0011101000011110ABC01BB1100010100011110ABC01

四个相邻最小项合并的几种情况00011110CD1001011001101001AB00011110BDBD00011110CD0110100110010110AB00011110BDBD00011110CD0010111100001010AB00011110CDAB例：（二）逻辑函数的卡诺图化简法

用卡诺图化简逻辑函数就是把卡诺图中2n个相邻为1的最小项方格用包围圈圈起来进行合并，直到所有为1的方格全部圈完为止，这个包围圈叫卡诺圈。画卡诺圈的原则是：

①根据最小项合并规律画卡诺圈，直到所有1的方格全部圈完为止。

②为充分化简，1方格可被重复圈在不同的包围圈中，但在新画的包围圈中必须有未被圈过的1方格，否则该包围圈是多余的。

③为避免画出多余的包围圈，画包围圈时应按由少到多的顺序圈，即首先圈独立的1方格，再圈仅为2个相邻的1方格，再圈4个、8个相邻的1方格。

④包围圈的个数应尽量少，这样化简后的逻辑函数的与项最少。

⑤包围圈应尽量大，这样消去的变量就多，门电路的输入端数就少。（二）逻辑函数的卡诺图化简法例1：试用卡诺图化简逻辑函数

。解：（1）由逻辑函数式可知，该逻辑函数包含4个逻辑变量，画4变量的卡诺图如图所示。（2）用卡诺图表示逻辑函数。将逻辑函数中的每一个与项在卡诺图对应方格填1。没有出现的项对应方格不填。（3）画卡诺圈。按画卡诺圈规则画，图中画了3个卡诺圈，检查是否有多余的卡诺圈。将每个卡诺圈化简结果标在卡诺图上。（4）写出化简结果。（二）逻辑函数的卡诺图化简法例2：试用卡诺图化简逻辑函数

。解：（1）画逻辑函数的卡诺图，并用卡诺图表示逻辑函数，如图所示。

（2）合并相邻最小项，按画卡诺圈的规则画卡诺圈。

（3）写出化简后的最简与-或表达式：例3：用卡诺图化简（二）逻辑函数的卡诺图化简法解：逻辑函数的最小项编号出现

，逻辑函数含有4个逻辑变量，画4变量卡诺图，其化简过程如图1-38所示。比较（a）、（b）两图，（b）图少一个卡诺圈，故化简结果应选（b）图。化简结果为：（二）逻辑函数的卡诺图化简法例4：化简逻辑函数解：该函数的卡诺图化简过程如下图（a）、（b）所示，图（b）比图（a）更简，区别在于画圈时应尽量圈大。化简后最简的与-或式为：例5：化简逻辑函数（a）圈1化简（b）圈0化简解：由图（a）可得：由图（b）可得：在卡诺图化简时，有时1的项较多，0的项很少，这时可以采用圈相邻的0方格，这样得到的逻辑表达式是该逻辑函数的反函数，也可采用“1”用反变量表示，“0”用原变量表示。（二）逻辑函数的卡诺图化简法（二）逻辑函数的卡诺图化简法说明：1、在有些情况下，最小项的圈法不只一种，得到的各个乘积项组成的与或表达式各不相同，哪个是最简的，要经过比较、检查才能确定。如例4。2、在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。（二）逻辑函数的卡诺图化简法7、具有约束项逻辑函数的化简

约束项：在有些逻辑函数中，输入变量的某些取值组合不允许出现或不会出现，若一旦出现，逻辑值可以是任意的（可以视为0，也可以视为1），这样的取值组合所对应的最小项称为约束项、无关项。

在8421BCD码中，1010～1111是不允许出现的，是受到约束的，它们就是约束项。如交通路口的信号灯有红、绿、黄三色，在设计上是不会出现两种颜色的灯同时亮，在逻辑设计时，如出现两种以上的灯同时灯时，这样的取值组合对应的最小项就是约束项或无关项。

带有约束项的逻辑函数的最小项表达式一般表示为以下形式：或或表示为：约束项约束项（二）逻辑函数的卡诺图化简法

在卡诺图中，约束项对应的方格常用“×”来标记，在化简时，根据需要，约束项方格可视为1，也可视为0。对化简有用时（使逻辑函数化简得到简单时），约束项对应的方格就视为1，否则就视为0。例6化简解：画出F的卡诺图，化简结果为：（二）逻辑函数的卡诺图化简法例7化简解：

画出四变量的卡诺图，将最小项和约束项填入卡诺图中，再进行化简，化简结果为：知识链接3组合逻辑电路的设计与分析一、组合逻辑电路概述

数字电路分为组合逻辑电路和时间序逻辑电路两大类。本节只介绍组合逻辑电路。

组合逻辑电路：电路任一时刻的输出，仅与该时刻的输入有关，而与该时刻之前电路的状态无关，这种无记忆功能的逻辑电路称为组合逻辑电路。组合电路的基本结构如图所示。

组合逻辑电路由逻辑门电路组成，主要有两个特点：

（1）无记忆的电路。

（2）输出与输入间没有反馈回路。组合逻辑电路基本结构框图知识链接3组合逻辑电路的设计与分析

组合逻辑电路的功能可通过逻辑函数表达式、真值表、卡诺图、逻辑图和波形图表示，它们之间可相互转换，只要给出其中的一个，就能推出其它的表示形式。组合电路的函数表达式为：二、组合逻辑电路