数字电子技术（山东联盟-中国石油大学（华东））知到智慧树章节测试课后答案2024年秋中国石油大学（华东）

数字电子技术（山东联盟-中国石油大学（华东））知到智慧树章节测试课后答案2024年秋中国石油大学（华东）第一章单元测试

（100111011.011）2=（

）16

A:13B.6B:9D.BC:83B.3D:16B.3

答案:13B.6已知字母Z的ASCII码是5AH，则字母Y的ASCII码是（

）。

A:1011010BB:59HC:5BHD:101100H

答案:59H二进制数110000转换为十六进制数等于（

）。

A:30B:D7C:77D:7

答案:30二进制数1010.101对应的十进制数是（

）。

A:12.75B:16.75C:10.625D:11.33

答案:10.625十六进制数1A2对应的十进制数是（

）。

A:578B:418C:208D:308

答案:418有一个数是123，它与十六进制数53相等，则该数是（

）进制。

A:8B:5C:2D:10

答案:8下列4个无符号十进制整数中，能用8个二进制位表示的是（

）。

A:201B:296C:313D:257

答案:201（2004）10+（32）16的结果是（

）。

A:（4006）8

B:（111000000110）2C:（806）16

D:（2054）10

答案:（4006）8

；（806）16

；（2054）10十进制25对应的8421BCD码为（100101）8421BCD。

A:对B:错

答案:错（01110010）格雷码=（

）余3BCD

A:10000110B:01010011C:01000010D:01100100

答案:10000110

第二章单元测试

在逻辑运算中，如果F+G=1，则F=1-G。

A:错B:对

答案:错A，B，C是输入变量，Y是输出变量，请写出Y的最简或与表达式。

A:Y=(A+B)(A+C)(B+C)(A'+B'+C')B:Y=(A+B'+C')(A'+B'+C)(A'+B+C')C:Y=A'B'+A'C'+B'C'+ABCD:Y=A'BC+ABC'+AB'C

答案:Y=(A+B)(A+C)(B+C)(A'+B'+C')假设一个逻辑函数的卡诺图如下图所示，请写出其对应的约束条件。

A:A'=BB:AB=0C:A=BD:A'B+AB'=1

答案:A'=B；A'B+AB'=1以下表达式符合逻辑运算法则的是（

）。

A:A+1=1B:1+1=10C:0<1D:1+0=0

答案:A+1=1逻辑变量的取值1和0在电路中通常用（

）表示。

A:开关的闭合、断开B:电压的高、低C:电流的有、无D:其他选项都不对

答案:开关的闭合、断开；电压的高、低逻辑函数的表示方法中具有唯一性的是（

）。

A:逻辑图B:真值表

C:表达式D:卡诺图

答案:真值表

；卡诺图A+BC=（

）。

A:A+BB:A+CC:B+CD:(A+B)(A+C)

答案:(A+B)(A+C)在何种输入条件下，或非运算的结果是逻辑0。

A:任一输入为0，其他输入为1B:任一输入为1C:全部输入为0D:全部输入为1

答案:任一输入为0，其他输入为1；任一输入为1；全部输入为1逻辑变量的取值1比0大。

A:对B:错

答案:错如果两个逻辑函数具有相同的真值表，则这两个逻辑函数必然相等。

A:错B:对

答案:对

第三章单元测试

假设Vdd=5V，CMOS反相器的噪声容限均比TTL反相器的噪声容限高。

A:对B:错

答案:对所有的集成逻辑门其输入端个数都超过1个。

A:错B:对

答案:错三极管作为开关使用时是处于（

）状态。

A:倒置B:放大C:截止D:饱和

答案:截止；饱和以下门电路中，可以实现“线与”的是（

）。

A:三态门B:与非门C:OD门D:OC门

答案:OD门；OC门某二输入端的TTL门输出允许的灌电流和拉电流分别为IOL=15mA，IOH=4mA，允许的输入低电平和高电平电流分别为IIL=1.5mA，IIH=50uA。该TTL门能带（

）个同类型的门。

A:80B:8C:40D:10

答案:10在CMOS门电路中，输出端能并联使用的电路有（

）。

A:与非门B:或门C:OD门D:三态门

答案:OD门；三态门对于CMOS门电路，以下说法错误的是（

）。

A:噪声容限与电源电压有关B:输入端悬空会造成逻辑出错C:输入端接510欧姆的小电阻到地相当于接低电平D:输入端接510K欧姆的大电阻到地相当于接高电平

答案:输入端接510K欧姆的大电阻到地相当于接高电平某2输入端集成门电路，其输入低电平电流为1mA，输入高电平电流为10uA，灌电流最大值为8mA，拉电流最大值为400uA，则其扇出系数为N=（

）。

A:40B:10C:20D:8

答案:8如图所示电路均为TTL电路，能显示F=A'功能的电路是（

）。

A:DB:CC:AD:B

答案:DOD门电路如图所示，其输出函数为（

）。

A:F=AB+BCB:F=(A+B)(B+C)C:F=(ABBC)'D:F=(AB+BC)'

答案:F=(AB+BC)'

第四章单元测试

能够设计一般组合逻辑电路的电路包括（

）。

A:数据选择器B:译码器C:编码器D:加法器

答案:数据选择器；译码器；编码器；加法器组合逻辑电路设计的最简是指（

）。

A:器件的种类最少B:电路所用的器件数量最少C:器件之间的连线最少D:电路逻辑表达式最简

答案:器件的种类最少；电路所用的器件数量最少；器件之间的连线最少表达式F=AB'+BC'有可能产生（

）型的冒险。

A:1B:0C:0和1D:其他选项都不对

答案:1用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。

A:错B:对

答案:对若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（

）。

A:001B:010C:000D:011

答案:001；000一个8选1MUX的输出两个互补的端子Y和Y'，这两个输出端的表达式是（

）。

A:Y=E(mi*Di),Y'=E(mi*Di')

B:Y=E(mi*Di),Y'=E(mi*Di)'

C:Y=E(mi*Di),Y'=E(mi'*Di)

D:Y=E(mi*Di),Y'=(E(mi*Di))'

答案:Y=E(mi*Di),Y'=E(mi*Di')

组合逻辑电路的输出取决于（

）。

A:输入信号的现态和输出信号变化前的现态B:输出信号的现态C:输入信号的现态D:其它选项都不对

答案:输入信号的现态编码器译码器电路中，（

）电路的输出为二进制代码。

A:编码器B:其它选项都不对C:译码器D:编码器和译码器

答案:编码器二-十进制的编码器指的是（

）。

A:其它选项都不对B:二进制和十进制电路C:将二进制代码转换成0~9十个数D:将0~9十个数转换为二进制代码

答案:将0~9十个数转换为二进制代码二进制译码器指的是（

）。

A:其它选项都不对B:具有以上两种功能C:将二进制代码转换成某个特定的控制信息D:将某个特定的控制信息转换为二进制

答案:将二进制代码转换成某个特定的控制信息

第五章单元测试

当同步时序电路中存在无效循环时，电路不能自启动。

A:错B:对

答案:对在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。

A:对B:错

答案:对如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用(

)。

A:串行输入，串行输出B:并行输入，串行输出C:串行输入，并行输出D:并行输入，并行输出

答案:并行输入，并行输出同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=(

)。

A:0011B:0110

C:0101D:1011

答案:0110

在使用74LS161的清零功能设计计数器时会存在过渡态。

A:对B:错

答案:对以下不属于时序电路的是（

）。

A:同步计数器B:触发器C:译码器D:寄存器

答案:译码器利用集成计数器74LS161构成的电路如下图所示，请判断该电路实现的计数器模值是（

）。

A:10B:7C:8D:9

答案:10时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。

A:对B:错

答案:对移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。

A:错B:对

答案:对双向移位寄存器即可以将数码左移，也可以右移。

A:对B:错

答案:对

第六章单元测试

下列标识符中，不合法的是（

）。

A:signal

B:9moonC:Not_A_TD:State0

答案:9moon如果wire类型的变量说明后未被幅值，则其缺省值为（

）。

A:z

B:1C:xD:0

答案:z

已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（

）。

A:4’b1111B:4’b1010C:4’b0010D:4’b0110

答案:4’b0110P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。

A:inputP,Q,R[3:0];B:inputP[3:0],Q[3:0],R;C:input[3:0]P,Q,R;D:inputP[3:0],Q,R;

答案:input[3:0]P,Q,R;在verilog语言中，a=4b’1011，那么&a=（

）。

A:4b’1011B:1b’1C:4b’1111D:1b’0

答案:1b’0已知 “a =1b’1; b=3b'001;”那么{a,b}＝（ ）。

A:4'b0011B:3'b001C:4'b1001D:3'b101

答案:4'b1001EDA指的是电子设计自动化。

A:错B:对

答案:对VerilogHDL的端口声明语句中，用（

）关键字声明端口为双向端口。

A:bufferB:inoutC:INOUTD:BUFFER

答案:inout阻塞式赋值语句是<=，非阻塞式赋值语句是=。

A:对B:错

答案:错目前比较流行的硬件描述语言主要有VerilogHDL和VHDL。

A:对B:错

答案:对

第七章单元测试

需要定时刷新的半导体存储器芯片是（

）。

A:DRAMB:EPROMC:Flash

MemoryD:SRAM

答案:DRAM4片16K×8存储芯片可以设计成（

）容量的存储器。

A:64K×8B:32K×4C:32K×16D:16K×32

答案:16K×32某存储容量为1K×8的RAM，其地址线有（

）条。

A:10B:100C:1KD:8

答案:10欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（

）个。

A:3B:8C:2D:4

答案:2具有对半导体存储器的存储单元进行选择作用的是存储器的（

）。

A:片选控制B:地址译码器C:读写控制电路D:存储矩阵

答案:地址译码器RAM在正常工作情况下具有的功能是（

）。

A:不可读，也不可写B:只有读C:只有写D:可以读，也可以写

答案:可以读，也可以写ROM的电源突然断电后再接通电源，其存储的内容将（

）。

A:保持不变B:全为0C:不确定D:全部改变

答案:保持不变RAM的I/O端口为输入端口时，应使得（

）。

A:CS'=0,R/W'=1B:CS'=1,R/W'=1C:CS'=0,R/W'=0D:CS'=1,R/W'=0

答案:CS'=0,R/W'=0ROM在正常运行时具有（

）功能。

A:读/写B:读/无写C:无读/无写D:无读/写

答案:读/无写要扩展成32K×16的ROM，需要128片512X8的ROM。

A:错B:对

答案:对

第八章单元测试

下列电路中具有回差特性的是（

）。

A:JK触发器B:RS触发器C:施密特触发器D:D触发器

答案:施密特触发器由555定时器构成的施密特触发器，如果改变5管脚的控制电压VCO，则（

）。

A:改变输出电压Uo的幅值B:改变低电平UOL的值C:改变回差电压D:改变低电平UOH的值

答案:改变回差电压由555定时器构成的单稳态触发器正常工作时，若加入输入负脉冲，即输入波形出现下降沿时，则单稳态触发器的输出一定为（

）。

A:低电平B:负脉冲C:高电平D:不确定

答案:高电平单稳态触发器的输出脉冲宽度取决于（

）。

A:触发脉冲幅度B:电源电压C:触发脉冲宽度D:定时电阻、电容的数值

答案:定时电阻、电容的数值由555定时器构成的多谐振荡器，改变输出波形占空比的方法是（

）。

A:改变电源电压B:改变电容CC:同时改变电源电压和电容D:改变电阻R1和R2

答案:改变电阻R1和R2多谐振荡器能产生（

）。

A:三角波B:锯齿波C:矩形脉冲D:正弦波

答案:矩形脉冲能把正弦波变成同频率方波的电路是（

）。

A:多谐振荡器B:双稳态触发器C:施密特触发器D:单稳态触发器

答案:施密特触发器脉冲整形电路有（

）。

A:多谐振荡器B:施密特触发器C:单稳态触发器

答案:施密特触发器；单稳态触发器以下各电路中，可以产生脉冲定时的有（

）。

A:其他选项都不对B:多谐振荡器C:施密特触发器D:单稳态触发器

答案:单稳态触发器施密特触发器的正向阈值电压一定大于负向阈值电压。

A:错B:对

答案:对

第九章单