数字电子技术项目教程（第2版）教案 项目3　由触发器构成的抢答器的制作

教师备课纸第页课题3.1触发器基本知识3.2基本RS触发器课型理实一体授课班级集成电路23C1授课时数2教学目标1.理解触发器的概念、特点、分类；2.掌握基本RS触发器的逻辑功能；3.掌握基本RS触发器的应用；4.掌握触发器逻辑功能描述的方法。教学重点基本RS触发器的逻辑功能及应用。教学难点基本RS触发器的应用——消抖动开关电路学情分析学生已学过组合逻辑电路教学效果较好教后记通过多练习让学生掌握触发器逻辑功能描述方法中的波形表示法。复习1.组合逻辑电路的特点；2.说出一两个组合逻辑电路无法解决的问题。新课一、触发器基本知识触发器是一个具有记忆功能的二进制信息存储元件，是构成时序逻辑电路的基本单元。一个触发器能记住 1 位二进制信号（0 或 1），n 个触发器组合在一起就能记忆 n 位二进制信‍号。1.触发器的基本特点（1）它有两个稳定状态。触发器有两个互补输出端，分别用、表示，其中端状态为触发器的状态；当=1、=0 为 1 态；当=0、=1 为 0 态；其他情况如==0 或==1，不满足互补的条件，称之为不定状‍态。（2）在外部信号作用下，触发器能从一个稳态翻转到另一稳‍态。（3）外部信号消失后，它仍能维持这一状态，即记住这一状‍态。2.触发器的分类（1）按功能分：RS触发器、JK触发器、D触发器、T触发器、T/触发器（2）按结构分：基本触发器、时钟控制的触发器。时钟触发器又有同步触发器、主从触发器、边沿触发‍器。二、基本RS触发器1．电路及符号SSRSS（b）逻辑符号基本RS触发器Q&&（a）原理图G1G22．逻辑功能触发器的逻辑功能可采用真值表、特征方程、状态转换图、波形图（时序图）来描‍述。表示触发信号输入前触发器原来的状态称为现态，表示触发信号输入后，触发器从一种状态翻转到另一种状态，翻转后触发器的状态称为次态。（1）状态表说明0001××状态不定010100置0100111置1110101状态不变当==0 的有效低电平消失后，门 G1、G2 的输出都要由 1 向 0 转换，这要看哪一个门的传输延迟时间 tpd 短。若门 G1 的 tpd 短，G1 首先翻转，即首先由 1 变 0，反馈到 G2 门的输入，使其输出=1，电路变为 0 态。反之，若门 G2 的 tpd 短，根据类似的推理，电路将变为 1 态。由于在设计和分析电路时，无法事先估计两个门的传输时间的长短，也就无法判断在、同时变为高电平后，触发器到底变成 1 态还是 0 态。综上所述，基本 RS 触发器有置 1、置 0、保持三种功能，并且要求输入信号、不能同时为 0，即满足+=1 的约束条件。根据以上分析，把逻辑关系列成真值表，这种真值表也称为触发器的功能表或特性表，如上表所‍示。=1状态转换图=1=1状态转换图=1=0=×=1=0=1=×n+1=S+n+=1（约束条件）状态转换图（简称状态图）圆圈表示触发器的两个状态0态和1态，箭头表示状态转换的方向，箭头旁边标注的触发信号取值表示状态转换的条件。（4）波形图（时序图）如图 4.4 所示，触发器初态为 0。画波形图时，对应一个时刻，时刻以前为n，时刻以后为n+1。画图时应根据真值表来确定各个时间段与的状‍态。例 4-1由与非门构成的基本 RS 触发器输入波形如图 4.5 所示，试画出和端的波形（设触发器的初态为 0 态）。3.基本 RS 触发器的优缺点优点：电路简单，是构成其他触发器的基‍础。缺点：输出受输入信号直接控制，不能定时控制；有约束条‍件。4.基本 RS 触发器的应用—消抖动开关电路通过这两个问题引入时序电路，由此引出触发器的概念消抖动开关电路消抖动开关电路&&(a)VCC10K10KK(b)消抖动电路的工作原理：当开关向下时，为高电平，通过开关触点接地，但由于机械触点存在抖动现象，端不是一个稳定的低电平，而是有一段时高时低的不规则脉冲出现。但在开关打下的瞬间，为低电平，此时=1、=0，触发器置“1”，输出=1。如果由于开关的抖动使变为高电平，但由于=1、=1，此时触发器保持原来的“1”状态。所以尽管由于开关的抖动使电信号产生了不规则的脉冲，但输出波形却为稳定的无瞬时抖动的脉冲信号。见上图b图基本RS触发器的用途可用作数码寄存器、消抖动开关、单次脉冲发生器、或用作脉冲变换电路等。5．练习（1）用与非门组成的基本RS触发器，设初始状态为0，已知输入、的波形图如图，画出输出波形图。SSR（2）用或非门组成RS触发器如图所示。列出它的真值表，说明功能。写出它的特征方程。画出状态转换图。课题3.3同步触发器课型理实一体授课班级集成电路23C1授课时数2教学目标1.掌握同步RS触发器的电路结构、工作原理；2.掌握同步RS触发器的逻辑功能。教学重点同步RS触发器逻辑功能的描述。教学难点空翻现象的理解学情分析学生已学习了由与非门构成的基本RS触发器教学效果较好教后记通过举例分析学生能很好的掌握空翻现象。复习触发器的特点；基本RS触发器的逻辑功能；基本RS触发器的不足。新课一、同步RS触发器1.电路组成及符号CP称为时钟脉冲信号，为直接置0端，为直接置1端。同步RS触发器同步RS触发器CPR1RC11SDSD（b）逻辑符号（a）原理图QJ=1K=X&&3G&&GG12QSRDDG4CP2.逻辑功能分析（1）真值表CPRS说明0××0101状态不变1000101状态不变1010111置11100100置01110111状态不定（2）特征方程n+1=S+nRS=0（约束条件）状态转换图R=1S=0R=1S=0R=0S=1R=×S=0R=0S=×状态转换图（4）波形图（时序图）在上图（a）所示电路中，加到 R、S 端的信号波形如图 4.10 所示，则、端波形如图 4.10 所示（设触发器初态为 0）。同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向，CP控制状态转换的时刻。在CP=0时，触发器不接收信号，保持其状态不变；而当CP=1时，触发器接收输入信号R、S，并随其变化而作相应的变化。3.同步触发器存在的问题—空翻空翻现象：在CP=1期间，触发器输出状态的翻转出现两次或两次以上的现象。为了保证触发器可靠地工作，防止出现空翻现象，必须限制输入的触发信号在CP=1期间不发生变化。CPCPSRQ有效翻转空翻例 4-2同步 RS 触发器的输入波形如图 4.12 所示，试画出端的波形（设触发器的初态为 0 态）。二、主从 RS 触发器为提高触发器的可靠性，规定每一个 CP 周期内输出端的状态只能动作一次，主从触发器是建立在同步触发器的基础上，解决了触发器在 CP=1 期间，触发器多次翻转的空翻现‍象。1.主从触发器的基本结构主从触发器的基本结构包含两个结构相同的同步触发器，即主触发器和从触发器，它们的时钟信号相位相反，其框图及符号如图 4.13 所‍示。图4.13主从 RS 触发器的框图及符号2.主从触发器的工作原理如图 4.13 所示的主从 RS 触发器，CP=1 期间，主触发器接收输入信号，从触发器保持不变；CP=0 期间，主触发器保持不变，而从触发器接收主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。这种触发方式称为主从触发式，克服了空翻现‍象。通过第3个问题引入同步RS触发器课题3.4边沿触发器3.5触发器的相互转换课型理实一体授课班级集成电路23C1授课时数2教学目标1.掌握边沿JK、D、 T 和 T触发器的工作特点及逻辑功能；2.了解边沿触发器是如何克服空翻和振荡现象的；3.掌握触发器之间的相互转换。教学重点1.边沿JK、D、 T 和 T触发器的工作特点；2.触发器之间的相互转换。教学难点1.边沿JK、D、 T 和 T触发器的工作特点；2.触发器之间的相互转换。学情分析学生已学过基本RS触发器和同步RS触发器教学效果一般教后记学生对画波形有一定的困难复习：1.同步RS触发器的逻辑功能；2.CP、D、D的作用；3.同步RS触发器存在的问题。新课：边沿触发器是在时钟信号CP上升沿或下降沿到来瞬间，触发器才根据输入信号改变输出状态，而在时钟信号CP的其他时刻，触发器将保持输出状态不变，从而防止了空翻。一、边沿JK触发器1.逻辑符号逻辑符号J1JCPK1KC1（a）CP上升沿有效J1JCPC1K1K（b）CP下降沿有效2.逻辑功能描述（1）真值表JK说明000101保持=010100置0（状态和J相同）100111置1（状态和J相同）110110取反=（2）特征方程（3）状态转换图001J=0K=XJ=1K=XJ=XK=1J=XK=0状态转换图（4）波形图边沿JK触发器的波形图如下图所示，设触发器初始状态为0，CP时钟下降沿有效，试画出输出波形。CPCPJKQ波形图3.集成JK触发器74LS112（a）逻辑符号（a）逻辑符号74LS112逻辑符号和引脚排列图（b）引脚排列图123456714131211109874LS1121234567101112131415167789二、边沿 D 触发器1.逻辑符号边沿 D 触发器的逻辑符号如下图所‍示。2.逻辑功能描述（1）真值表边沿 D 触发器的真值表如下表所‍示。（2）特征方程根据真值表可得 D 触发器的特征方程：n+1=D。（3）状态转换图D 触发器的状态转换图如下图 所示。D说明00100置 010111置 1（4）波形图边沿 D 触发器的波形图如下图 所示（设触发器的初态为 0，CP 时钟上升沿有‍效）。3.集成边沿 D 触发器 74LS7474LS74 内部有两个上升沿有效的 D 触发器，每个触发器有一个输入端 D，置 0 端和置 1 端，置 0 端和置 1 端为低电平有效。其引脚排列图及逻辑符号如图 4.22 所‍示。图4.22逻辑符号和引脚排列图4.D 触发器的应用—分频电路所谓分频就是降低频率，N 分频器输出信号频率是其输入信号频率的 N 分之一。用 D 触发器可以构成分频电路，其电路及波形如图 4.23 所示。图中 CP 是时钟信号，将接到 D 端。设 D 触发器初始状态为 0。图4.23用 D 触发器构成的分频电路及其波形图当第一个时钟 CP 上升沿到来时，D 触发器由 0 翻转到 1，当第二个时钟上升沿到来时，D 触发器由 1 翻转到 0，即每一个时钟周期，触发器都翻转一次；经过两个时钟周期，输出信号才周期变化一次。所以经过由 D 触发器组成的分频电路后，输出脉冲频率减少了 1/2，称为二分频。若在其输出端再串接一个同样的分频电路就能实现 4 分频，同理若接 n 个分频电路就能构成 1/2n 倍的分频‍器。三、边沿 T 和 T＇触发器1.边沿 T 触发器（1）逻辑符号边沿 T 触发器的逻辑符号如下图 所‍示。（2）逻辑功能描述①

真值表。边沿 T 触发器的真值表如下表所‍示。②

特征方程。根据真值表可得 T 触发器的特征方程：。③

状态转换图。边沿 T 触发器的状态转换图如下图所示。T说明00101保持=10110取反=④波形图。边沿 T 触发器的波形图如右图所示（设触发器的初态为 0，CP 时钟上升沿有‍效）。2.边沿 T′触发器实际应用中有时需要触发器的输出状态在每个时钟上升沿或下降沿到来时都发生翻转，这种触发器称之为 T′触发器，它能实现计数功能。当 T=1 时，T 触发器成为 T′触发‍器。（1）逻辑符号边沿 T′触发器的逻辑符号如下图 所‍示。（2）逻辑功能描述

真值表。边沿 T′触发器的真值表如下表所‍示。图逻辑符号T

′说明10110取反=②特征方程。根据真值表可得 T′触发器的特征方程：。③

波形图。边沿 T′触发器的波形图如下图 所示（设触发器的初态为 0，CP 时钟上升沿有‍效）。四、触发器的相互转换1. JK 触发器转换为 D 触发器JK 触发器的特征方程为：D 触发器的特征方程为：比较得：J=DK=，即将 JK 触发器的 J 端接到 D，K 端接到，就可以实现 JK 触发器转变为 D 触发器，电路如下图（a）所‍示。2. JK 触发器转换为 T 触发