42-计算机原理及系统结构

计算机原理及系统结构计算机原理及系统结构第1页第三十一讲主讲教师：赵宏伟课时：64多级结构存放器系统概述和主存放器第7章计算机原理及系统结构第2页多级结构存放器系统概述和主存放器多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径本章主要内容多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径3计算机原理及系统结构第3页存放器系统概念与目标输入设备输出设备外存设备主存放器入出接口和总线高速缓存控

制

器运

算

器P1974计算机原理及系统结构第4页存放器系统概念与目标存放器作用计算机中用来存放程序和数据部件，是冯.诺依曼结构计算机主要组成程序和数据共同特点:二进制位串存放器要求能够有两个稳定状态来表示二进制中“0”和“1”轻易识别，两个状态能方便地进行转换几个惯用存放介质:磁介质、触发器、电容、光盘存放器系统概念与目标存放器作用 计算机中用来存放程序和数据部件，是冯.诺依曼结构计算机主要组成程序和数据共同特点:二进制位串存放器要求能够有两个稳定状态来表示二进制中“0”和“1”轻易识别，两个状态能方便地进行转换几个惯用存放介质:磁介质、触发器、电容、光盘5计算机原理及系统结构第5页存放器系统概念与目标存放器追求目标尽可能快存取速度：应能基本满足CPU对数据要求尽可能大存放空间：能够满足程序对存放空间要求尽可能低单位成本：（价格/位）在用户能够承受范围内怎么实现这个目标？用多级结构存放器把要用程序和数据，按其使用紧迫程度分段调入存放容量不一样、运行速度不一样存放器中，并由硬软件系统统一调度管理比如三级结构存放器：cache－主存－虚存存放器系统概念与目标存放器追求目标尽可能快存取速度：应能基本满足CPU对数据要求尽可能大存放空间：能够满足程序对存放空间要求尽可能低单位成本：（价格/位）在用户能够承受范围内怎么实现这个目标？ 用多级结构存放器把要用程序和数据，按其使用紧迫程度分段调入存放容量不一样、运行速度不一样存放器中，并由硬软件系统统一调度管理比如三级结构存放器：cache－主存－虚存6计算机原理及系统结构第6页多级结构存放器系统选取生产与运行成本不一样、存放容量不一样、读写速度不一样各种存放介质，组成一个统一存放器系统，使每种介质都处于不一样地位，发挥不一样作用，充分发挥各自在速度、容量、成本方面优势，从而到达最优性能价格比，以满足使用要求。比如:用容量更小但速度最快SRAM芯片组成CACHE，容量较大速度适中DRAM芯片组成MAINMEMORY，用容量特大但速度较慢磁盘设备组成VIRTUALMEMORY。P1977计算机原理及系统结构第7页多级结构存放器系统8计算机原理及系统结构第8页程序运行局部性原理程序运行局部性原理表现在三方面 时间方面:在一小段时间内，最近被访问过程序和数据很可能再次被访问，比如:程序循环 空间方面:在空间上这些被访问程序和数据往往集中在一小片存放区，比如:数组存放 指令执行次序方面:在访问次序上，指令次序执行比转移执行可能性大(大约5:1)合理地把程序和数据分配在不一样存放介质中P1989计算机原理及系统结构第9页多级结构存放器之间应满足标准P198一致性标准 同一个信息能够处于不一样层次存放器中,此时,这一信息在几个级别存放器中应保持相同值。包含性标准 处于内层信息一定被包含在其外层存放器中,反之则不成立,即内层存放器中全部信息是其相邻外层存放器中一部分信息复制品。10计算机原理及系统结构第10页微电子技术发展趋势CPU与DRAM性能比较11计算机原理及系统结构第11页当代计算机中存放层次利用程序局部性原理以最低廉价格提供尽可能大存放空间以最快速技术实现高速存放访问12计算机原理及系统结构第12页多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径本章主要内容多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径13计算机原理及系统结构第13页计算机中存放正处于运行中程序和数据(或一部分)部件，经过地址、数据、控制三类总线与CPU等其它部件连通。地址总线AB位数决定了可寻址最大内存空间数据总线DB位数与工作频率乘积正比于最高数据入出量控制总线CB指出总线周期类型和此次读写操作完成时刻MainMemoryABk位（给出地址）DBn位（传送数据）比如:k=32位n=64位主存放器概述WRITEREADY地址总线

AB

位数决定了可寻址最大内存空间数据总线DB

位数与工作频率乘积正比于最高数据入出量控制总线

CB

指出总线周期类型和此次读写操作完成时刻READCPUMainMemory计算机中存放正处于运行中程序和数据(或一部分)部件,经过地址、数据、控制三类总线与CPU等其它部件连通。ABk位（给出地址）DB

n位（传送数据）比如:k=32位n=64位P20014计算机原理及系统结构第14页读过程:给出地址给出片选与读命令保留读出内容写过程:给出地址给出片选与数据给出写命令主存放器读写过程主存放体数据存放器地址存放器/WE/CS0/CS1读过程:给出地址给出片选与读命令保留读出内容写过程:给出地址给出片选与数据给出写命令主存放体15计算机原理及系统结构第15页主要技术指标存取时间通惯用读写一个存放单元所需时间度量，即读写速度存放周期连续两次读写存放单元所需时间间隔大于读写一次存放单元存取时间存放容量通惯用组成存放器字节（8位）或者字数（2、4.8个字节）表述多数计算机能在逻辑上同时支持按字节或者字读写存放器主存放器概述主要技术指标存取时间通惯用读写一个存放单元所需时间度量，即读写速度存放周期连续两次读写存放单元所需时间间隔大于读写一次存放单元存取时间存放容量通惯用组成存放器字节（8位）或者字数（2、4.8个字节） 表述多数计算机能在逻辑上同时支持按字节或者字读写存放器16计算机原理及系统结构第16页半导体存放器分类17计算机原理及系统结构第17页计算机原理及系统结构第三十二讲课时:64主讲教师:赵宏伟计算机原理及系统结构第18页静态和动态RAM芯片特征SRAMDRAM存放信息触发器电容破坏性读出非是需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高发烧量大小存放成本高低19计算机原理及系统结构第19页动态存放器,是用金属氧化物半导体（MOS）单个MOS管来存放一个二进制位（bit）信息。信息被存放在MOS管T源极寄生电容CS中,比如,用CS中存放有电荷表示1,无电荷表示0。动态存放器读写原理动态存放器,是用金属氧化物半导体（MOS）单个MOS管来存放一个二进制位（bit）信息。信息被存放在MOS管T源极寄生电容CS中,比如,用CS中存放有电荷表示1,无电荷表示0。++-

-字线位线高,T导通,低,T截止。VDDCS柵极源极漏极充电T放电经过电容C

有S无存放电荷来区分信号1.0P20120计算机原理及系统结构第20页-

-+

+

VDDCS字线21计算机原理及系统结构第21页位线T写1:使位线为低电平，高,T导通,低,T截止。低若CS上无电荷,则VDD向CS充电；把1信号写入了电容CS中。若CS上有电荷,则CS电荷不变,保持原记忆1信号不变。高，T导通，低，T截止。写0:使位线为高电平，若CS上有电荷，则CS经过T放电；若CS上无电荷，则CS无充放电动作，保持原记忆0信号不变。把0信号写入了电容CS中。-

-+

+

VDDCS字线22计算机原理及系统结构第22页位线T高,T导通,低,T截止。高写0:使位线为高电平，若CS上有电荷，则CS经过T放电；把0信号写入了电容CS中。若CS上无电荷，则CS无充放电动作，保持原记忆0信号不变。接在位线上读出放大器会感知这种改变，读出为1。读操作:首先使位线充电至高电平，当字线来高电平后，T导通，①若CS上无电荷，则位线上无电位改变，读出为0；②若CS上有电荷，则会放电，并使位线电位由高变低，-

-++CSVDD字线位线T高,T导通,高低读操作:首先使位线充电至高电平，当字线来高电平后，T导通，①若CS上无电荷，则位线上无电位改变，读出为0；②若CS上有电荷，则会放电，并使位线电位由高变低，接在位线上读出放大器会感知这种改变，读出为1。23计算机原理及系统结构第23页24计算机原理及系统结构第24页25计算机原理及系统结构第25页破坏性读出:读操作后，被读单元内容一定被清为零，必须把刚读出内容马上写回去，通常称其为预充电延迟，它影响存放器工作频率，在结束预充电前不能开始下一次读。要定时刷新:在不进行读写操作时，DRAM存放器各单元处于断路状态，因为漏电存在，保留在电容CS上电荷会慢慢地遗漏，为此必须定时给予补充，通常称其为刷新操作。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上全部存放单元电容补充一次能量。刷新周期普通为2ms，刷新有两种惯用方式:集中刷新，停顿内存读写操作，逐行将全部各行刷新一遍；分散刷新，每隔一定时间段，刷新一行，各行轮番进行。信号序关系:结论性内容参考P203。动态存放器读写原理破坏性读出:读操作后，被读单元内容一定被清为零，必须把刚读出内容马上写回去，通常称其为预充电延迟，它影响存放器工作频率，在结束预充电前不能开始下一次读。要定时刷新:在不进行读写操作时，DRAM存放器各单元处于断路状态，因为漏电存在，保留在电容CS上电荷会慢慢地遗漏，为此必须定时给予补充，通常称其为刷新操作。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上全部存放单元电容补充一次能量。刷新周期普通为2ms，刷新有两种惯用方式:集中刷新，停顿内存读写操作，逐行将全部各行刷新一遍；分散刷新，每隔一定时间段，刷新一行，各行轮番进行。信号序关系:结论性内容参考P203。26计算机原理及系统结构第26页静态存放器存放原理静态存放器（SRAM）是用触发器线路记忆和读写数据,通惯用6个MOS管组成存放一位二进制信息存放单元。其中4个MOS管组成两个反相器,输入输出交叉耦合组成一位触发器,记忆一位二进制信息。P20427计算机原理及系统结构第27页28计算机原理及系统结构第28页用1024×1位芯片组成1KB

RAM存放器组织用1024×1位芯片组成1KB

RAM29计算机原理及系统结构第29页用256×4位芯片组成1KB

RAM存放器组织用256×4位芯片组成1KB

RAM30计算机原理及系统结构第30页计算机原理及系统结构第三十三讲主讲教师:赵宏伟 课时:64计算机原理及系统结构第三十三讲课时:64主讲教师:赵宏伟计算机原理及系统结构第31页地址译码（芯片选择）字扩展位扩展存放器设计地址译码（芯片选择）字扩展位扩展32计算机原理及系统结构第32页多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径本章主要内容多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径33计算机原理及系统结构第33页教学计算机内存放器实例设计基本要求需要ROM来存放监控程序需要RAM供用户和监控程序使用能够让用户进行扩展地址总线:16位，高3位译码产出片选信号数据总线:16位，分为内部DB和外部DB控制总线:时钟信号:与CPU时钟同时，简化设计读写信号:由/MIO，REQ和/WE译码生成内存和IO读写信号教学计算机内存放器实例设计基本要求需要ROM来存放监控程序需要RAM供用户和监控程序使用能够让用户进行扩展地址总线:16位，高3位译码产出片选信号数据总线:16位，分为内部DB和外部DB控制总线:时钟信号:与CPU时钟同时，简化设计 读写信号:由/MIO，REQ和/WE译码生成内存和IO读写信号34计算机原理及系统结构第34页教学计算机系统存放器容量为10K字，每个字字长为16位。存放器芯片选取两种:有8192个存放单元、每个存放单元由8位组成静态存放器芯片58C65ROM有2048个存放单元、每个存放单元由8位组成静态存放器芯片6116RAM为组成16位存放器，必须使用两片芯片完成字长扩展（位扩展）；为到达10K内容容量，还必须用两片芯片完成存放单元数量扩展（字扩展）；为访问8192个存放单元，需要使用13位地址，应把地址总线低13位地址送到每个58C65存放器芯片地址引脚；为访问2048个存放单元，需要使用11位地址，应把地址总线低11位地址送到每个6116存放器芯片地址引脚；对地址总线高位部分进行译码，产生译码信号送到对应存放器芯片片选信号引脚/CS，用于选择让哪一个地址范围内存放器芯片工作，确保不一样存放器芯片在时间上以互斥方式（分时）运行。还要向存放器芯片提供读写控制信号/WE，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。静态存放器字位扩展教学计算机系统存放器容量为10K字，每个字字长为16位。存放器芯片选取两种: 有8192个存放单元、每个存放单元由8位组成静态存放器芯片58C65ROM 有2048个存放单元、每个存放单元由8位组成静态存放器芯片6116RAM为组成16位存放器，必须使用两片芯片完成字长扩展（位扩展）；为到达10K内容容量，还必须用两片芯片完成存放单元数量扩展（字扩展）；为访问8192个存放单元，需要使用13位地址，应把地址总线低13位地址送到每个58C65存放器芯片地址引脚；为访问2048个存放单元，需要使用11位地址，应把地址总线低11位地址送到每个6116存放器芯片地址引脚；对地址总线高位部分进行译码，产生译码信号送到对应存放器芯片片选信号引脚 /CS，用于选择让哪一个地址范围内存放器芯片工作，确保不一样存放器芯片在时间上以互斥方式（分时）运行。还要向存放器芯片提供读写控制信号/WE，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。35计算机原理及系统结构第35页高位地址译码给出片选信号2K

*

8

bit

8K

*

8

bit

8K

*

8

bit

2K

*

8

bit静态存放器字位扩展地址总线低13位高位地址译码给出片选信号/CS1高八位数据低八位数据/WE8K

*

8

bit8K

*

8

bit132K

*

8

bit11译码器32K

*

8

bit1136计算机原理及系统结构第36页0－1FFF/CS0－27FF多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径本章主要内容多级结构存放器系统概述主存放器部件组成和设计主存放器概述动态存放器原理静态存放器原理存放器组织教学计算机内存放器实例提升储存器系统性能路径37计算机原理及系统结构第37页提升储存器系统性能路径38计算机原理及系统结构第38页动态存放器系统快速读写技术快速页式工作技术:连续读写属于同一行多个列中数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行多个列中数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加紧了主存放器读写速度。 EDO（ExtendedDataOut）技术:在数据输出部分增加数据锁存线路，延长输出数据有效保持时间，即使地址信号改变了，仍能取到正确读出数据，这能够深入缩短地址送入时间，也就加紧了主存放器读写速度。提升储存器系统性能路径主存放器并行读写技术并行读写能够使主存放器在一个工作周期或略多一点时间内读出多个主存字。在静态和动态存放器都可使用并行读写技术。主要有两种方案:一体多字:加宽每个主存单元宽度，同时存放多个主存字优点:降低平均读出时间，为原来几分之一缺点:需要位数足够多存放器缓存数据，屡次送数据总线多体交叉编址:把主存放器分为几个独立读写、字长为为一个主存字存放体，经过合理组织，使几个存放体协同工作。两种读写方式:同时开启读写方式、次序轮番开启读写方式交叉编址方式:因为程序运行局部性原理，把连续主存字分布到不一样存放体中。提升储存器系统性能路径主存放器并行读写技术 并行读写能够使主存放器在一个工作周期或略多一点时间内读出多个主存字。在静态和动态存放器都可使用并行读写技术。主要有两种方案:一体