江苏大学《数字逻辑》2021-2022学年期末试卷

装订线装订线PAGE2第1页，共3页江苏大学《数字逻辑》

2021-2022学年期末试卷院(系)_______班级_______学号_______姓名_______题号一二三总分得分一、单选题（本大题共20个小题，每小题2分，共40分．在每小题给出的四个选项中，只有一项是符合题目要求的．）1、在数字逻辑中，要用PLA（可编程逻辑阵列）实现一个4输入2输出的逻辑函数，需要多少个可编程的与阵列单元？A.4B.8C.16D.322、在数字逻辑电路中，译码器的输出可以连接到其他逻辑电路。一个3线-8线译码器的输出连接到一个与门的输入，当译码器的输入为特定值时，与门的输出会怎样？A.与门的输出会根据译码器的输出和与门的另一个输入确定。B.与门的输出会始终为高电平。C.不确定。D.与门的输出会始终为低电平。3、在数字电路中，若要对一个8位二进制数进行取反操作，可使用：A.与门B.或门C.非门D.异或门4、对于一个5位的二进制计数器，其最大计数容量为？A.31B.32C.63D.645、对于一个4输入的与门，输入信号分别为A=1，B=0，C=1，D=0，则输出信号为？A.0B.1C.不确定D.以上都不对6、对于一个由JK触发器构成的计数器，若要实现计数范围为0-7的循环计数，J和K的输入应该如何设置？A.特定的逻辑组合B.随机设置C.保持不变D.以上都不对7、对于一个异步计数器，若低位触发器的输出作为高位触发器的时钟输入，那么在计数过程中可能会出现什么问题？A.竞争冒险B.时序混乱C.无法计数D.以上都不是8、在数字逻辑设计中，如何判断一个数字逻辑电路是否存在动态冒险？如果存在动态冒险，如何消除？A.通过分析逻辑表达式或卡诺图判断是否存在动态冒险，可以通过增加冗余项消除动态冒险。B.通过观察电路的输入输出波形判断是否存在动态冒险，可以通过改变电路的结构消除动态冒险。C.不确定。D.动态冒险很难判断和消除。9、数字逻辑中的触发器是时序逻辑电路的基本组成部分。一个D触发器，在时钟上升沿到来时，将输入数据存储到输出端。如果当前输入为高电平，时钟上升沿到来后，输出是什么电平？A.高电平。B.低电平。C.不确定。D.根据其他因素判断。10、数字逻辑中的全加器可以实现两个二进制数和一个进位的相加。一个全加器的输入为A=1，B=1，进位C_in=1，那么输出的和S和进位C_out分别是多少？A.S=1，C_out=1。B.S=0，C_out=1。C.不确定。D.根据其他因素判断。11、在一个数字系统中，使用编码器将8个输入信号编码为3位二进制代码，若同时有两个输入信号有效，会出现什么情况？A.输出错误代码B.随机输出一个有效代码C.输出优先级高的输入信号的编码D.以上都不对12、在数字逻辑中，若要实现一个能产生周期为1ms脉冲信号的电路，时钟频率至少需要多少？A.1kHzB.1MHzC.1000HzD.1000MHz13、已知一个逻辑函数的最简与或表达式为F=AB+CD，若要用最少的与非门来实现，需要几个与非门？A.2B.3C.4D.514、在一个8位的数字加法器中，如果发生了进位溢出，那么这个溢出标志位应该是第几位？A.第8位B.第9位C.第7位D.第6位15、在数字电路中，用卡诺图化简逻辑函数时，如果相邻的最小项可以合并，那么最少需要几个相邻的最小项才能进行合并？A.2B.4C.8D.1616、对于一个5位的二进制计数器，从0开始计数，经过30个时钟脉冲后，计数器的状态为：A.11110B.11101C.00011D.0000017、对于一个用ROM实现的逻辑函数，若要改变其功能，需要进行什么操作？A.重新编程B.更换芯片C.调整输入D.以上都不是18、在数字逻辑中，已知一个JK触发器的J=1，K=0，在时钟脉冲的上升沿到来时，触发器的输出状态会如何变化？A.置1B.置0C.保持不变D.翻转19、在数字电路中，能够实现“同或”逻辑运算的门电路是？A.与门B.或门C.异或门D.同或门20、数字逻辑中的全加器可以实现三个一位二进制数的相加。一个全加器的输入为A=1，B=0，进位C_in=1，那么输出的和S和进位C_out分别是多少？A.S=0，C_out=1。B.S=1，C_out=0。C.不确定。D.根据其他因素判断。二、简答题（本大题共4个小题，共40分)1、（本题10分）在数字系统中，解释如何利用数字逻辑实现有限脉冲响应（FIR）滤波器，分析其结构和性能特点。2、（本题10分）阐述数字逻辑中编码器和译码器的速度提升技术，如流水线结构和并行处理的应用，举例说明其性能改进。3、（本题10分）说明在数字系统中如何进行存储器的读写控制，保证数据的正确读写操作。4、（本题10分）深入解释在移位寄存器的串并转换应用中，如何实现数据的串行输入并行输出和并行输入串行输出。三、设计题（本大题