计算机的逻辑部件

第二章计算机的逻辑部件

2.1计算机中常用的组合谈辑也路

2.2时序逻辑也路

2.3阵列近辑也路

学习员的

1.快速复习三态电路和异或门。

2.掌握计算机中常用的组合逻辑电路，尤

其是算术逻辑单元的组成、工作原理和先

行进位的方法。

3.了解时序逻辑电路。

4.基本掌握阵列逻辑电路的组成、工作原

理和解决问题的方案。

本章重难点

重点：常用逻辑电路的功能、原理

1、加法器（串行加法器和并行加法器）

2、ALU的功能和机构

3、触发器、寄存器

4、译码器

难点：ALU原理

第二章计算机的建科部件

2.1计算机中常用的组合逻辑电路

逻辑电路的输出状态仅和当时的输入状态

有关，而与过去的输入状态无关，称这种逻辑

电路为组合逻辑电路。常见的组合电路有加法

器、算术逻辑单元、译码器、数据选择器等。

2.1.1三态电路

•三态：正常o态，正常1态，高阻态z

•三态结构：既可以把输出“线与”（对

正逻辑而言）在一起去驱动总线，又具

有图腾输出结构优点的输出结构。

•三态反相门的功能表及逻辑图：

P24图2.1P25图2.2

•几组参数:P24-25

采

电

路的

病

极

用

出

门

一

阻

个

上

个

一

电

集

型

的

晶

体

电

极

管

射NPPN

，

这

个

下

发

管

子

极

接

的

极

面

管

输

子

电

的

同

时

集

射.

地

出

，

下

发

两

管

极

接

的

分

前

。

管

极

的

级

的

别

接©

基

构

于

控

由

出

画

制

此

结

象

。

有

的

图

第

路

印

电

点

儿

所

腾

安

图

叫

的

以

人

柱

也

，

图

输

式

图

柱©

<叫

腾

出

腾

腾

也

出

输

图

}柱

式

推

。

就

相

两

个

管

极

三

挽

是

连

。

2.1.2异或门及其应用

1.可控原/反码输出电路

功能表和逻辑图

2.半加器(详见2.1.3)

3.数码比较器

(1)四位比较器

(2)八位比较器

4.奇偶检测电路

5.常用的异或运算

2.1.3加法器两数码为Xn、Yn,半加和为4

1.半加器（不考虑进位）

H

xn

半加器

丫「Hn=Xn^Xn-Yn=Xn®Yn

xnYnHn

000

n

011

101

110

异或门

功能表

(c)

（P28）

2.全加器大一全加器一及4、小、*

一一和

Ck

(1)一位全加器n-1——►一Cn

第一进位

G-i+X4Ki+%％Q_]+XnYnCnA=Xn®Yn®CnA

特点：输入均取反，⑻逻辑图(c)逻辑图

.出也均为反码.全加器的功能表及逻辑图

Homework

1.Drawahalf^adderusingonlyNANDgates.

2.Drawafull-adderusingonlyNANDgates.

(Notice:TheNANDgateiscommonlyreferredtoas

auniversalgate,becauseanyelectroniccircuitcan

beconstructedusingonlyNANDgate.)

Toprovethis,pleasedrawanANDgate,ORgate,

andaNOTgateusingonlyNANDgatesfirstly.

(2)串行多位加法器

XIY1X2Y2X3Y3X4Y4

O

n个全加器相连可得n位加法器，但加法时间较长，因为位

间进位是串行传送的，本位全加和可必须等低位进位Ci」来到

后才能进行，加法时间与位数有关。

只有改变进位逐传送的路径，才能提高加法器工作速度。

解决办法之一：采用“超前进位产生电路”，来同时产生各位

进位，从而实现快速加法，这种加法器称为“超前进位加法

(3)超前进位多位加法器

超前进位产生电路是根据各进位的形成条件来实现的。

ci的形成：

1)Xi、Y1均为ar2)Xi、Y1任一个为“1”，且进位Co为T

fCl=XX+区+Y1)C0

C2的形成：

1)X2>丫2均为“1”2)X2>丫2任一个为“1”，XI和Y1均为“1”

2

3)X2.丫任一个为“1”，％、Yi任一个为“1”且进位Co为T

^C2=X2Y2+(X2+Y2)C1

=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+YJCo

同理可得C3、C4

c3=X3Y3+(X3+Y3)C2

=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1

2)

+(X3+Y3)(X2+丫区+%)。

C4=X4Y4+(X4+Y4)C3=X4Y4+(X4+Y4)X3Y3

+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1

+(X4+Y4)(X3+Y3)(X2+Y2)(X1+YJCo

•引入进位传递函数Pi=Xi+X

两输入中有一个为“1”，若有进位输入，则本位向高位传送进位，这个

进位可看成是低位进位越过本位直接向高位传递的。

•引入进位产生函数Gi=X/X

当两输入均为“1”时，不管有无进位，定会产生向高位的进位。

用P「P4、G「G4代入C]〜C4得：

C]=Gi+P]Co

C^G^P^+P^Co

C3=G3+P3G2+P3P2G1+P3P2P1CO

C4=G4+P4G3+P4P3G2+P4P3P25+P4P3P2P1C0

由全加器功能表「28）知，输入全反码时，输

出也为反码，则用“与非”、“或非”、”与或

非”形式改写成如下形式：

G=E+G}C.

E+G2R+GQC。

R+GH+GGK+GGG配

H+G4?3+G4G3产2+G4G3G2Pl+GGGZGJG

*证明：Cl

而R=X?+Y；=X；Y；

Y1=H+V；

••-a=R+G；c；

c=N+G乙

其余C2〜c\也可用此方法证明。

由上式画出“超前进位产生电路”及“四位超前进位加法

器”的逻辑图如下。只要XCiF和Co同时到来，就可

几乎同时形成CJC4和FJF小

尸尸（X”㊉G四位超前进位加法器

2.1.4ALU部件(Arithmeticandlogicalunit)

ALU是一种功能较强的组合电路。它能实现多种算

术运算和逻辑运算。ALU的基本组合逻辑结构是超

前进位加法器，通过改变加法器的Gj和R来获得多种

运算能力。

下面通过介绍国际流行的美国SN74181型四位

ALU中规模集成电路来介绍ALU的原理。

A3〜A。、B3〜Bo：参加运算的两个数Cn:ALU最低位进位输入

F3〜F0:运算结果（脚注3：最高位）

B?..AaB3

<«>逻摄图

S。〜S3：运算选择控制端M:状态控制端

1.功能表一能执行16种算术、16种逻辑运算。

正逻辑

M~L算术运算

S3S2S1So

：逻辑：—

运算C„=lc”=o

LLLLAA+l'

LLLHA+BA+3(A+2)加1

LLHLA*BA+B(A+4)加1

LLHH“0”减1“0”

LHLLA・BA力口(4•B)A加G4・B)加1

LHLH方(A・B)加(A+B)(A•B)力口04+8)加1

LHHL4㊉8A减B减1A减B

LHHHA•B（A・防减1A・B

HLLLA+BA加](▲・B)A加（A・8）加1

HLLHA^BA加B4力口3力口1

HLHLB(A•B)力口G4+8)CA・5)加(4+E)加1

HLHHA•B(A・B)减1A・B

“]”

HHLL力加AA加4加1

HHLHA+BA加(A+B)A加G4+B)加1

HHHLA+BA力□(A+B)A加(A+E)加1

HHHHAA减1A

（b）功能表（正逻辑）

加：算术加四位ALU逻辑图及功能表

+:逻辑加（或）

2.原理

（1）可以*边坐进位传递函数B和进位产生函数

@有如下的特点：

Pi+G-Pi，PiG-GiP.®G=X,®Yi

（2）令ALU的“二与或非门”（1〜4）及“三与

或非门”（5〜8）的输出分别为P1、G?

它们的表达式为：P=获痴反

G,=4+8S°+-Si

同样可以证明现在的Pi、Gi同样满足（1）的特点。这样

可以把ALU的“二与或非门”及“三与或非门”（含Bi反

相门）看成是实现以Xi、Yi为输入的进位传递函数的“或”

门及进位产生函数的“与”门。

当产产

Gi=x,y,

证明：

⑴a+G,=X,+K+X,K

=Xi^Yi=Pi

⑵产,・G，=(x,+y,)・x，

=X，,+X，=X，,=Gi

⑶P2G,=(X，+K)®(X,Y)

匕)

=(X+Yi)XiYt+(X,+X,K

=区+

y，)(£+%)+~XYt**,

=X'iYi+XiYi=Xi^Yi

D='S包+°S8+V=

5.+°£9+（5红+5m+【）尸=

（Sg++・尸）+（SQ尸+5g。）=

Sg+S9+尸•SHV+S矍V=Dd

d=$8"s坦"

es+1）s，尸+（S+1）5av=

（Sg+s口+K）•（S'a尸+rgK）一

及夕+国$+广+5,少+5QH=3+d

(3)XP丫1与A「Bj的对应关系如下:

PLABiSz+ABiS^Xi+Yi

Gi=A+B5°+下3『XiYi

上式中S3s2S1S0一旦确定，％、Yi同Ai、Bi的关

系就可确定。

例：S3S2S1S0=HLLH时(1001)

贝人

于是以Ai、Bj为输入

Ai+Bi=XiYi_的结构复杂的ALU可改

•x,=4-二可为以Yj为输入的结

构简单的电路。

或X尸百丫不

下面讨论它的逻辑功能

(1)M=L

因为：P㊉G=X9匕

1)异或门G21、G23>G25、G27是实现以X1、X

为输入的半加。(如：G21的输出为：P0©G0=

X。㊉Yo)__________

2)G]3〜G6G19的输出是实现G、C、GCC：

如:G14的输出为GGP°C=&

3）电路输出F3〜Fo：是X3〜X。及丫3〜丫0及低位进位

Cn全加和的反码，即：E=

G22的输出（即：FJ为：

㊉色广仁㊉万朋匕

=&*㊉匕

它与C〃㊉X。㊉丫。等价

(2)M=H

G13〜G16输出均为1，位间不发生关系。

F。〜F3为：R=1㊉P㊉G=1㊉X,㊉y尸又可

X。丫。X]丫1X2丫2X3Y3

综上所述，对于正逻辑

M=L时,ALU是以X3〜X。、皿八上注口口

丫3〜Yo及Q为输入，输出接一组一四位加法希——

反相器的4位快速加法器。CnZoS2工Cm

，177rly

FoFiF2F3

M=H

ALU是以Xj、Yj为输入的异或非门。

基于上述我们分析ALU的逻辑功能

S3s2S]SO=HLLH

g)将s3s2s岛=1001代入：p=4瓦i+48S=X+y,

得：―G,=4+AS°+^S=XY

^B=X.Y,解得：

X=AY=B

(2)M=Hii

此时执行了异或非操作。

(3)M=L

■为£Y、C〃的全加和，

此处即为:瓦、巨、c的全加和

A3A2AlAo=i111—A3A2AlAo

当C『1时，

加)加

(ini-A3A2AApdiii-B3B2B1Bo0°°i

=[11111-(A3A2AA。加B3B2BB)]取4位

=mi-(A3A2AAAB3B2B1B)

==1111-

,•eF3F2FiFoZ3Z2ZiZoX3£2Z1Z0

=A3A2AA加B3B2BB

记为：F=A加B

当c『o时,

)

，3巳£2。=(Hu—A3A2AiA。)加<HH-B3B2B1BO

山°一(加取位

=UA3A2A.AOB3B2BIB°)］4

=1111-<A3A2A.Ao^nB3B2B.BO^0001)

v1111-

F3F2FiFo=ZsZiSiZo=Z3So

。加。加°。。

=A3A2AAB3BBEi

记为：F=A加B加1

例：S3S2S1S0=LLLL

⑴将s3s2S]So=OOOO代入：Pi=48S+485=X,+K

G,=4+8S+AS=Xy

得.x,+y，m解得:__

'xy.=，X=AK=I或:Y=NX』

(2)M=H

F-Xi®Y=Al®^=Al

此时执行了求A的反码的功能，记为：A

(3)M=L

1)C〃=O

汇32汇2。=五五五

=(1111—A3A2AA。)加1111

=[(10000加111D-(A3A2AA。加D]取4位

凡尸2尸小。=或

flYTZW。

=[(434AAo加1)—1ooo°]取4位=4342%1/°力口1

记为：F=A+1

2)C=1

1

汇3s2XEo=111加。。。

=[ioooo加N4ZN]取4位=ZTNZ

=1111—汇3汇2汇2。=4/244

记为：F=A

3.用4片74181电路可组成16位ALU

片内进位快速，但片间进位是逐片传递的,

由此形成F。〜F15的时间还是比较长。

0123

若把16位ALU中的每四位作为一组，用位间快

速进位的形成方法来实现16位ALU中“组间快速

进位”，那么就能得到16位快速ALU。

分析：组内并行、组间并行

设16位加法器，4位一组，分为4组:

第4组第3组第2组第1组

1）第1组进位逻辑式

组内：

C]=Gi+PiC。

C2—G2+P2Gl+P2Pleo

C3=G3+P3G2+P3P2G1+P3P2PQ0

组间:

C4=G4+P4G3+P4P3G2+P4P3^

+PdPq2P£0

V函数

所以G=G+PC。

2）第2组进位逻辑式

组内：

C5=G5+P5CT

C6=G6+P6G5+P6P5cl

C7=G7+P7G6+P7P6G5+P7P6P5cl

组间:Gn

C8=G8+P8G7+P8P7G6+P8P7P6G5

+

Pn

所以Cn=Gn+P£

3）第3组进位逻辑式

组内：

C9=G9+P9Cn

C1O=Gio+P10G9+P10P9cH

C“=G]i+PnG10+PnP10G9+PuP10P9Cn

组间:Gm

C12=G]2+P12Gli+P/llGio+P12P11P10G9

tPWloE9cH

Pill

所以Cni=Gin+PniCn

4）第4组进位逻辑式

组内：

C13=G13+PBQH

C14=G]4+Pl4G13+Pl4P13。1[

C15=G]5+P]5G14+P]5P14Gl3+P]5P14Pl3酬口

组间:

C]6=G]6+Pi6G15+P]6P15Gl4+P]6P15Pl4G13

+5P14）孰[

所以CIV=G1V+PIVCm

5）各组间进位逻辑

♦=3+PG

Cn=Gu+PnC[

=G“+P2+PjPCn

Cm=Gm+PinCn

=Gw+Pn[G[]+P[HPnG【+PfflPnPiCo

Cw=Gw+P

=Gw+PwGni+PwPinGii

+PJVPinPi©+PiyPinP-o

6）结构示意

A16・・・・A13A12・・・・A9A8・・・・A5A4・・・.

B16....B13B12・・・・B9B8・・・・B5B4・・・.

7）进位传递过程

AB.C-►Gw、Pw.・..Gi、PLC3〜1

ckCIIKCn、Ci一C15〜13、Cll〜9、C7〜5

一个16位的ALU部件，要实现组内并行，组

间并行运算。所需器件为：74181芯片四块,

74181:实现算术逻辑运算及组内并行。

74182:接收了组间的辅助函数后，产生组间

的并行进位信号C[H、Cn、Cp分

别将其送到各小组的加法器上

输入：n个

输出：＜=2n

三、译码器：（P34）

功能表

丫】丫3

HABYoY2

0000111

0101011

O0111o1

0111110

1XX1111

二输入四输出译码器

两块三例人空量评码器扩屣成四输人译皿器

M选一（n个地址控制端

四、数据选择器：（P35）子）

M=2n

功能表

S】s0D3D?D)DoEY

XXXXXX