dsp技术及应用课后习题答案

dsp技术及应用课后习题答案

dsp技术及应用第一章：简述典型实时数字信号处理系统组成局

部。

答:包括：抗混叠滤波器(Anti-aliasingfilter)＞模数转换器

ADC(Analog-to-DigitalConverter)＞数字信号处理、数模转换器

DAC(Digital-to-AnalogConverter)和抗镜像滤波器(Anti-imagefilter)。

2.简述X86处理器完成实时数字信号处理的优缺点。

答：利用X86处理器完成实时数字信号处理。特点是处理器选择

范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调

试较为便利;缺点是数字信号处理实力不强，硬件组成较为困难，系

统体积、重量较大，功耗较高，抗环境影响实力较弱。

3,简述数字信号处理器的主要特点。

答：⑴存储器接受哈佛或者改良的哈佛构造;⑵内部接受了多级

流水;⑶具有硬件乘法累加单元乂4)可以实现零开销循环;⑸接受了特

别的寻址方式;⑹高效的特别指令乂7)具有丰富的片内外设。

4.给出存储器的两种主要构造，并分析其区分。

答：存储器构造分为两大类：冯诺依曼构造和哈佛构造。冯诺依

曼构造的特点是只有一个存储器空间、一套地址总线和一套数据总线;

指令、数据都存放在这个存储器空间中，统一支配地址，所以处理器

必需分时访问程序和数据空间。哈佛构造程序存储器空间和数据存储

器空间分开，具有多套地址、数据总线，哈佛构造是并行体系构造，

程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立

访问。

5.简述选择数字信号处理器所须要考虑的因素。

答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗

和开发工具。经济法课后习题答案6.给出数字信号处理器的运算速度

指标，并给出其详细含义。

答：常见的运算速度指标有如下几种：

⑴指令周期：执行一条指令所需的最短时间，数值等于主频的

倒数;指令周期通

常以ns(纳秒)为单位。例如，运行在200MHz的TMS320VC5510

的指令周期为5ns。

(2)MIPS：每秒百万务指令数。

(3)MOPS：每秒百万次操作数。

(4)MFLOPS：每秒百万次浮点操作数。

(5)BOPS：每秒十亿次操作数。

⑹MAC时间：一次乘法累加操作花费的时间。大局部DSP芯片

可在一个指令周

期内完成MAC操作；

(7)FFT执行时间：完成N点FFT所需的时间。FFT运算是数字信

号处理中的典型

算法而且应用很广，因此该指标常用于衡量DSP芯片的运算实力。

dsp技术及应用其次章

1.TMS320C55XDSP有哪些特征和优点?(表2-2)

答：一个32位x16位指令缓冲队列：缓冲变长指令并完成有

效的块重复操作；两个17位X17位的乘法累加器：在一个单周期执

行双乘法累加操作；

一个40位算术逻辑单元(ALU)：实现高精度算术和逻辑操作；

一个40位桶形移位存放器：能够将一个40位的计算结果最高向

左移31位或向右移32位；

一个16位算术逻辑单元(ALU)：对主ALU并行完成简洁的算术操

作；

4个40位的累加器：保存计算结果，削减对存储单元的访问；

12条独立总线，其中包括3条读数据总线、2条写数据总线、5

条数据地址总线、1条读程序总线、1条程序地址总线：为各种计算

单元并行地供应将要处理的指令和操作数利用C55x的并行机制的优

八占、、J,

用户可配置IDLE域：改良了低功耗电源管理的灵敏性。

2.TMS320C55XDSP的内部构造由哪几局部组成?(图2-1)

答：C55X有一条32位的程序数据总线(PB),5条16位数据总线

(BB、CB、DB、EB、FB)和1条24位的程序地址总线及5条23位的数

据地址总线，这些总线分别与CPU相连。总线通过存储器接口单元(M)

与外部程序总线和数据总线相连，实现CPU对外部存储器的访问;指

令缓冲单元(I)、程序流程单元(P)、地址流程单元(A)和数据计算单元(D);

以及存储器接口单元(M)。

3.简述指令缓冲单元(I)、程序流程单元(P)、地址流程单元(A)和数

据计算单元(D)的组成和功能？

答：C55x的指令缓冲单元由指令缓冲队列IBQ(lnstructionBuffer

Queue)和指令译码器组成。在每个CPU周期内，I单元将从读程序数

据总线接收的4B程序代码放入指令缓冲队列，指令译码器从队列中

取6B程序代码，依据指令的长度可对8位、16位、24位、32位和

48位的变长指令进展译码，然后把译码数据送入P单元、A单元和D

单元去执行。程序流程单元由程序地址产生电路和存放器组构成。

程序流程单元产生全部程序空间的地址，并限制指令的读取依次。

地址流程单元包括数据地址产生电路、算术逻辑电路和存放器组

构成。数据地址产生电路(DAGEN)能够接收来自I单元的立即数和来

自A单元的存放器产生读取数据空间的地址。对于运用间接寻址模式

的指令，由P单元向DAGEN说明接受的寻址模式。

数据计算单元由移位器、算术逻辑电路、乘法累加器和存放器组

构成。D单元包含了CPU的主要运算部件。D单元移位器能够接收来

自I单元的立即数，能够与存储器、I/O空间、A单元存放器、D单元

存放器和P单元存放器进展双向通信，此外，还可以向D单元的ALU

和A单元的ALU供应移位后的数据。

4.TMS320C55XDSP的流水线操作包括多少个阶段?每一阶段完

成什么操作？

答：两个。第一阶段是取流水线，即从内存中取出32位的指令

包，放入指令缓冲队(IBQ)中，然后为流水线的其次阶段供应48位的

指令包。其次阶段是指执行流水线，这局部的功能是对指令进展解码,

完成数据的存取和计算。

5.TMS320C55XDSP有哪些片上外设？

答：两个20位的定时器。一个看门狗定时器。6通道干脆存储

器存取限制器(DMA)。

外部存储器接口(EMIF)。三个串口支持最多三个多通道缓冲串口

(McBSP)或最多两个多媒体/平安数字卡接口。增加型主机接口(EHPI)

是一个16位的并行接口。可编程锁相环(DPLL)时钟发生器。USB全速

(12Mbps)从端口。12c主从接口。一个实时时钟。

6.TMS320C55X的寻址空间是多少？当CPU访问程序空间和数据

空间时，运用的地址是多少位的？

答：C55X的寻址空间为16MB,当CPU从程序空间读取程序代码

时，运用24位地址，当访问数据空间时，运用23位的地址。但是在