数字电路与逻辑设计教程-第8章

第8章存储器与可编程逻辑器件8.1大规模和超大规模集成电路的特点和分类8.2存储器8.3可编程逻辑器件8.1大规模和超大规模集成电路的特点和分类8.1.1大规模和超大规模集成电路的特点近几年来，数字集成电路的集成度一直在飞速发展，显示出强大的生命力，5年时间就完成了小中大的发展过程，它之所以有如此强大的生命力，与它有诸多优点是分不开的。下面介绍它的几个优点。1.高速和超高速由于采用大规模集成，内部布线短，减小了信号传输时间；也是由于布线短、外壳封装小，它们又都使电路的寄生分布电容小，这一切就导致整个电路的工作速度大大提高。在20世纪50年代用第一代计算机进行处理约需150h才能得到原研究运算课题结果，而用现在的大规模集成电路的计算机只需几秒钟便能得到结果。下一页返回8.1大规模和超大规模集成电路的特点和分类2.小型化由于采用微、精、细加工工艺，在20世纪70年代后期就可在20世纪60年代初市场上出现的含12个元器件的集成电路同样封装外壳的体积内安装十多万个元器件。今天，已经可以把包含几百万只晶体管的电子计算机塞进导航导弹的弹头里；只有豆粒般大小的电视摄像机和发射机被病人吞下，胃肠内部情况便展现在大夫面前的电视接收屏幕上。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类3.低成本目前已经做到了使大规模集成电路中的一只晶体管的成本只有单独封装的晶体管售价的十多万分之一。而且，随着集成度的进一步提高，其成本还在不断降低。以MOS存储器为例，4Kbit的每位平均售价为1Kbit的1/4，也就是说，集成度成倍提高，功能成倍增加，而成本几乎不增加。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类4.高可靠性由于元器件间连接焊点大大减少，制作时环境条件和工艺手段相同，大规模集成电路组成的系统可靠性比具有相同功能的中、小规模集成电路组成的系统高100倍以上。大规模集成电路的发展还存在一些有待进一步克服和解决的问题。(1)大规模、超大规模集成电路的专用性和通用性差，因而生产的数量相对较少，而品种势必增加。(2)大规模、超大规模集成电路一般比较复杂，因而设计困难。设计制作工艺复杂、严格，制作完成后测试也较困难。这样就加长了设计和定型周期，增加了设计制造的费用。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类(3)由于内部元器件要发热，小型化后给散热带来困难。为进一步提高集成度，还得进一步缩小器件尺寸，为此就得提高精、微、细加工技术。大规模集成电路功能齐全，外引脚多，给封装及小型化带来困难。(4)集成电路发展的过程就是不断克服和解决它所面临的困难和问题的过程。今后，若要使集成度进一步提高，最主要的方法是必须使图形线条宽度进入um量级。为此就得采用更新的工艺手段，同时还得不断克服上述各种困难。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类8.1.2大规模和超大规模集成电路的分类大规模集成电路专用性强、制造工艺复杂、研制费用高。很多电路虽然原则上都可大规模集成，但考虑经济效益，目前真正得到发展与应用的大体上有以下几类。1.存储器存储器按存取方式不同可分为只读存储器(ROM)和随机存储器(RAM)。将在后续内容详细介绍。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类2.可编程逻辑器件一个逻辑系统可以由标准逻辑电路芯片组成，可利用各种功能的集成芯片繁组合出需要的逻辑电路。用这种方法组成的逻辑系统需要大量的逻辑芯片，设计工作繁琐且设计周期长，难以最优化设计。可编程逻辑器件的出现，使设计观念发生了改变，设计工作变得非常容易，因而得到了迅速发展和广泛应用。专用的逻辑集成电路可分为可编程逻辑器件PLD、门阵列逻辑电路GAL、现场可编程门阵列逻辑电路FPGA和标准单元逻辑电路SCL等。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类3.微处理器1971年首先研制出了一个4位的微处理器，它实质上是一个微型计算机。将计算机中的运算器、控制器集成在一个芯片上，通常又称为计算机的中央处理单元(CPU)。经过了近7年的发展，相继出现了8位机、16位机和32位机。一个既包括CPU，还包括一定容量的RAM和ROM，以及输入/输出接口电路的单片计算机也得到了广泛应用。上一页下一页返回8.1大规模和超大规模集成电路的特点和分类4.其他大规模集成电路由于早期大规模集成电路研制费用很高，只是把大量商品中共有的一些功能部件做成了大规模集成电路，如存储器、微处理器等。后来在大规模集成技术得到一定发展的情况下，人们开始把大量生产的产品做成大规模集成电路，如计算器、手表、电子游戏机所用的大规模集成电路等。随着集成工艺的日趋完善、成熟，生产成本的不断降低，使得某些专用设备中的子系统也可大规模集成化，如数字控制调谐系统用大规模集成电路、通信及信号处理用大规模集成电路、频率合成用大规模集成电路和运算处理用大规模集成电路等。上一页返回8.2存储器存储器(Memory)是数字系统中用于存储大量信息的设备或部件，也是现代计算机的重要组成部分之一。存储器有很多种类型，按存储介质的不同，可分为半导体存储器、磁存储器和光存储器。半导体存储器由大规模集成电路LSI构成，每一片存储器芯片包含大量存储单元。每一个存储单元都有唯一的地址码加以区分，并能存储一位(或一组)二进制信息。半导体存储器是目前应用最广泛的存储器件，本节只讨论它。下一页返回8.2存储器8.2.1存储器的分类半导体存储器按其不同的工作方式可以分为随机存取存储器(RandomAccessMemory，RAM)和只读存储器(ReadOnlyMemory，ROM)两大类。按制造工艺的不同，RAM，ROM又可以分为双极型半导体存储器和单极型半导体存储器；MOS型RAM还可以分为静态RAM(SRAM)和动态RAM(DRAM)两种。上一页下一页返回8.2存储器随机存取存储器(RAM)中任何存储单元的内容均能被随机存取，这里的“存取”是指将二进制信息写入存储器和从存储器中读出二进制信息，而“随机”是指信息的存取时间与存储单元所处的物理位置无关。因此，随机存取存储器也称随机读写存储器。它的特点是存取速度快，易与计算机的中央处理器(CPU)速度相匹配，一般被用做计算机的主存储器。只读存储器(ROM)中的内容是在专门的条件下写入的，信息一旦写入就不能或不易再修改。根据不同的信息写入方式，ROM可以分为掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)和电可擦除可编程ROM(EEPROM)4种。上一页下一页返回8.2存储器MROM中的内容是在出厂前写入的，使用时不能改写；PROM可由用户以专用设备将信息写入，一旦写入后其内容也不能改写；EPROM也可由用户以专用设备将信息写入，写入后还可以用专门方法(如紫外线照射)将原来内容擦除后重新写入新内容；EEPROM与EPROM类似，只是可以采用电气方法对写入的内容进行擦除。这4种ROM除了写入的方法不同外，在正常工作时，信息都只能读出而不能写入。ROM中的信息一旦写入后，即使断电也仍能保存，通常用于存放固定信息。例如，存入已调试好的计算机程序，作为智能仪器的“固件”；存入字符信息，作为显示器、打印机等设备的“字符发生器”；还可以存入逻辑参数，作为“逻辑函数发生器”。半导体存储器的分类情况如图8-1所示。上一页下一页返回8.2存储器8.2.2只读存储器只读存储器(ROM)中的信息一旦写入，开展正常工作时就只能读出不能修改，其所存的信息在断电后仍能保持，常用于存放固定的信息。与RAM相比，由于ROM使用时不需要写入，也无刷新、再生等操作，所以电路结构比较简单。制造ROM的半导体材料有二极管、双极型晶体管和MOS管等。根据制造工艺的不同，可分为掩膜ROM(MaskROM，MROM)、可编程ROM(ProgrammableROM,PROM)、可擦除可编程ROM(ErasableProgrammableROM,EPROM)和电可擦除可编程ROM(ElectricallyErasableProgrammableROM,EPROM)等。上一页下一页返回8.2存储器1.只读存储器的结构ROM的一般结构如图8-2所示，它由地址译码器、存储矩阵和读出电路3部分组成。图中n位地址(A0~An-1)经译码器译出后使条字线(W0~)中的一条有效，从而在存储矩阵个存储单元中选中其中之一。通过被选通单元的m个基本存储电路的位线(D0~Dm-1)，即可读出存储单元的内容。对于有n位地址和m位字长的ROM来说，它的存储容量为位。图8-3给出了一个示意性的4x4ROM的电路结构和它的简化枢图，图中A0和A1为地址输入线，CS为片选控制线，D0~D3为一个字单元的4根线。电路右侧是由二极管“与门阵列”组成的二线一四线译码器作为ROM的地址译码器，译码器输出为字W0~W3。上一页下一页返回8.2存储器ROM的存储矩阵由电路右侧的二极管或门阵列组成。当片选控制线CS=1时，A0和A1在“00~11”中取值，W0~W3中必有一根被选中为"1"。此时，若位线与该字线交叉点上跨接有二极管，则该二极管导通使相应的位线输出为"1"；若位线与该字线交叉点无二极管，则相应输出为"0"。例如，当A1=1、A0=0时，字线W2=1，D2、D1与W2交叉点上跨接有二极管，D0、D3与W2交叉点上无二极管，输出的字单元内容D3D2D1D0=0110。当片选控制线CS=0时，致使所有字线全被钳位于"0"，此时表示该ROM电路被禁止读出。上一页下一页返回8.2存储器从存储功能来看，ROM的结构由地址译码器和只读存储矩阵两部分组成。地址译码器根据输入地址码译出相应的字线，然后从位线读出对应字单元的内容。上述ROM有两位地址输入和4位位线输出，存储容量为x4=16位。从逻辑关系来看，ROM的结构是由与门阵列和或门阵列构成的组合逻辑电路。上述ROM的地址译码器是一个由4个或门组成的二线-四线译码器，4个与门产生A0和A1两个变量的4个最小项，存储矩阵中的4个或门将相应的最小项“或”起来产生4个给定的函数。即上一页下一页返回8.2存储器可将上述ROM的输入、输出关系用真值表表8-1来表示。该表从行来看是每个地址码所对应的字单元内容，从列来看则是4个输出的二变量函数的逻辑关系。为清晰起见，可将图8-3中的ROM电路表示成图8-4所示的简化图，图中省略了电源、电阻、二极管等，只在与阵列中跨接有二极管的字线和位线交叉处(即真值表中输出为"1"的点)加小黑点表示，而在无二极管的交叉处(即真值表中输出为“0"的点)不加小黑点。这种与ROM电路的真值表有一一对应关系的简化图称为“ROM阵列逻辑图”。上一页下一页返回8.2存储器2.只读存储器的基本耦合单元ROM中所存放的“1”或“0”信息，是靠字线、位线交叉处是否有跨接二极管或者跨接的二极管是否接通来实现的。严格地说，这种二极管并无存储信息功能，它反映了一种通、断的状态，所以有时也称它为ROM的基本锅合单元。除了二极管外，晶体三极管、MOS管等也可以作为基本耦合单元。掩膜ROM中的信息已经在制造过程中通过掩膜工艺存入，出厂后不能再对其进行修改。掩膜ROM材料成本低廉，但掩膜制作成本较高，适用于大批量成熟产品的定制生产。上一页下一页返回8.2存储器PROM在出厂时，其中所有的基本耦合单元全为通或全为断，即内容为全“1"或全“0"。使用前可用专门的设备改变指定的基本耦合单元的通、断状态，从而将自己的数据写入PROM中，而数据一旦写入不可再作修改。PROM相当于用户自己完成ROM生产中写入信息的工序，其余与掩膜ROM完全相同，适用于小批量生产。PROM的基本耦合单元有熔丝型和结破坏型两种。上一页下一页返回8.2存储器熔丝型PROM出厂时，每个字线和位线交叉处均接有带易熔金属丝的晶体三极管或MOS管，如图8-5所示。写入信息时通过地址输入线逐字、逐位扫描PROM中的基本耦合单元，并根据要写入的数据内容有选择地将某些耦合管的熔丝用规定脉冲电流烧断，而其余耦合管的熔丝则保留。耦合管的通、断反映了互补的两种逻辑状态，从而实现了数据的写入操作。对于晶体三极管来说，熔丝通表示”1"，熔丝断表示"0";对于MOS管来说，情况正好相反，即熔丝断表示”1"，熔丝通表示”0"。上一页下一页返回8.2存储器结破坏型PROM出厂时，字线和位线交叉处均接有一对正、反连接的二极管，如图8-6所示。由于反向连接的二极管不导通，使耦合单元呈现一种逻辑状态。若使用规定的电流将反向连接的二极管击穿短路，则剩下的正向连接二极管便导通，使该耦合单元呈现另一种逻辑状态。利用这一原理，用户便可将自己的数据写入PROM中。FAMOS的基本耦合单元采用浮栅雪崩注入MOS管，也称FAMOS管。FAMOS管的栅极完全被二氧化硅绝缘层包围，因无导线外引呈悬浮状态，故称为“浮栅”。图8-7所示为由N沟道FAMOS管构成的EPROM基本耦合单元。上一页下一页返回8.2存储器EPROM出厂时，所有EPROM管的浮栅不带电荷，PROM管不导通，位线呈"1”状态;若FAMOS管的漏极接正常工作电压的正电压(+25V)，则漏极和源极间产生“雪崩”击穿，浮栅累聚正电荷，使FAMOS导通，位线呈“0”状态。待高电压撤销后，由于浮栅中的电荷无法泄漏，所存信息也不会丢失。若用紫外线灯照EPROM芯片上的石英玻璃窗口，10~20min后，所有FAMOS浮栅中的电荷都会消失，EPROM恢复到全“1”的初始状态，又可以重新写入新的内容。写入内容的EPROM必须用不透明的胶纸将芯片上的石英窗口封住，以免丢失所存的信息。EPROM常用于实验性开发和限量生产中。上一页下一页返回8.2存储器3.只读存储器ROM的应用前面已经介绍过，ROM中地址译码器由与门阵列构成，存储矩阵由或门阵列构成。地址译码器的每一根字线输出，实际上就对应地址编码输入的一个最小项，而每一位位线输出则相当于特定的最小项之和。因为任何组合逻辑电路都可以表示为最小项之和的形式，所以它们的功能都可以用ROM来实现。1)用ROM实现逻辑函数ROM在本质上属于组合逻辑电路，因此可用ROM来实现逻辑电路。上一页下一页返回8.2存储器【例8-1】用ROM实现全加器。解表8-2是全加器真值表，根据它就可以画出存储器简化矩阵图，如图8-8所示，这样的ROM可实现全加器功能。2)用ROM实现代码转换器上一页下一页返回8.2存储器【例8-2】用ROM实现4位二进制码B3B2B1B0转化为格雷码G3G2G1G0

。设计过程非常简单，只要根据二进制码与格雷码转换表(表8-3)，将表中的二进制码B3~B0作为ROM译码器的地址输入，译码器输出字线m0~m15相当于输入变量组合的最小项，格雷码中的每一位G3~G0(即ROM或矩阵的输出位线)相当于函数的输出变量。将每一个输出变量所对应的最小项之和在相应的字线、位线交叉处标以小黑点，便得到了图8-9所示的二进制码-格雷码码制转换的ROM阵列逻辑图。最后，再根据ROM阵列逻辑图将信息“烧”入PROM或EPROM，就可用以实现二进制码-格雷码制转换的功能。上一页下一页返回8.2存储器3)用ROM构成字符发生器用ROM构成字符发生器是存储器的又一应用。【例8-3】16x8位的ROM构成“运行”这两个字符。表8-4是构成“运行”字符的真值表，按表写入16x8位的ROM。利用动态扫描不断改变地址，驱动发光二极管点阵显示便可得到图8-10所示的字形。上一页下一页返回8.2存储器从上述例子可以看出，用ROM设计组合逻辑电路的过程不需要进行函数化简，对技巧性的要求大大降低。另外，ROM芯片的集成度远高于门电路芯片，用ROM实现逻辑电路可以大幅度减少所用的芯片数。ROM具有多位输入地址线和多位字长的输出位线，对于多输入和多输出的逻辑电路来说就更具有优越性。上一页下一页返回8.2存储器8.2.3随机存取存储器随机存取存储器(RAM)既可向指定单元写入消息又可从指定单元读出消息，且读、写时间与信息所处位置无关。RAM根据制造工艺的不同可分为双极型RAM和MOS型RAM，后者又可分为静态RAM(SRAM)和动态RAM(DRAM)。双极型RAM的存取速度快，可达10ms甚至更高，但功耗很大，集成度较低;MOS型RAM功耗小，集成度高，特别是动态RAM集成度更高，单片存储容量可达几百兆位甚至更大。所有半导体RAM中存储的信息，在断电后均将消失，所以RAM是“易失性”存储器件。上一页下一页返回8.2存储器1.随机存取存储器的结构RAM的一般结构形式如图8-11所示。它由存储矩阵、地址译码器和读/写控制器3部分组成，并通过数据输入/输出线、地址输入线、片选控制线和读/写控制线与外界发生联系。存储矩阵由若干存储单元组成，一个存储单元称为存储器的一个“字”，每个存储单元由若干个可以存放一位二进制信息的基本存储电路组成，一个存储单元所含有的基本存储电路的个数，即为能存放的二进制位数，称为存储器的“字长”。存储器的每个字都能赋予唯一的编号，这个编号称为“地址”。地址以二进制数表示，经地址译码器译出后对存储单元中的基本存储电路进行选通，地址译码器输出线称为“字线”。上一页下一页返回8.2存储器每个单元中的基本存储电路通过各自的连线与读/写控制器相连，这样的连线称为存储器的“位线”。字线是某个存储单元专用的，而位线中的某一位是所有存储单元中相同数位的基本存储电路所公用的。对于有n位地址和m位字长的存储器来说，它共有xm个基本存储电路，即存储容量为xm位二进制数位。图8-11中n位地址(A0~An-1)经译码器译出后，使条字线(W0~)中的一条有效，这条有效的字线在存储矩阵的个存储单元中选中其中之一。在读/写控制信号的作用下，被选中单元的m个基本存储电路通过m根位线(D0~Dm-1)与读/写控制器连通，从而可以通过m位数据输入/输出线读出存储单元的内容或者向存储单元写入新内容。这样就实现了对指定地址的存储单元的读/写操作。上一页下一页返回8.2存储器读/写控制器既对电路的工作状态进行控制，又用做存储矩阵的输入/输出缓冲器。读/写控制器受外界片选(CS)信号和读/写(R/)信号控制。当CS=1时，若R/=1，电路执行读出操作;若R/=0,电路执行写入操作。当CS=0时，读/写控制器不工作，数据输入/输出线呈高阻状态，即此时RAM被禁止读/写操作。图8-12给出了一个16x1位(有个字长为1的字单元)的RAM结构枢图。图中的地址译码器由行线和列线两个译码器组成。4位地址中的A3和A2选通4根行线之一的Xi，A1和A0选通4根线之一的Yi，此时Xi和Yi交叉点上的存储单元即被选通，并在R/控制下通过1位数据输入/输出线读出或写入。上一页下一页返回8.2存储器2.静态RAM能存储一位二进制数位的单元电路称为基本存储电路，它是存储器的基本组成。在保证电源供应的前提下，所存的信息能稳定保持，不需要进行定时“刷新”的基本存储电路，称为静态存储电路，由静态存储电路组成的RAM就称为静态RAM(SRAM)。静态基本存储电路有双极型和MOS型两种，两者工作原理基本相同，本节仅以MOS型为例加以讨论。MOS型静态RAM的基本存储电路如图8-13所示，它由图中虚线框内的6个NMOS管组成。VT1和VT3两个反相器交叉耦合构成一个基本RS触发器，可用于存储一位二进制信息，Q和是触发器的一对互补输出。若Q=1,=0，则表示存储信息为“1";若Q=0,=1，则表示存储的信息为"0"。VT2和VT4分别作为两个反相器的负载管。上一页下一页返回8.2存储器VT5和VT6为行选通管，它们受行选线Xi控制。当Xi=1时，VT5和VT6导通，触发器中所存储的信息Q和分别送到位线D和

。VT7和VT8为列选管，它们受列选线Yi控制。当Yi=1时，VT7和VT8导通，位线D和位线上的信息分别被送到输出线I/O和上，从而使触发器的Q和与外界数据线相通。读数据操作时，使行选线Xi和列选线Yi均为"1"，触发器存储的信息由Q和经D和从I/O和读出。写数据操作时，也先使行选线Xi和列选线Yi均为"1"时，将要写入的数据加在I/O和上(要写入"1"，使I/O=1、=0；要写入"0"，使I/O=0、=1，经D和、Q和最终加到VT3和VT1的栅极上，使触发器发生相应翻转，从而存入信息)。信息一旦写入后，只要不断电，触发器便能保持其不变。上一页下一页返回8.2存储器3.动态RAM动态RAM(DRAM)的基本存储电路是利用MOS管栅一源间电容对电荷的暂存效应来实现信息存储的。该电容存储的电荷在栅一源间处于高阻抗的情况下，能保持数毫秒至数百毫秒的暂存时间。为避免所存信息的丢失，必须定时给电容补充漏掉的电荷，这一操作称为“刷新”。常见的MOS动态存储电路有单管电路、三管电路等。为提高存储器的集成度，目前大容量的动态RAM大多采用单管MOS动态存储电路。单管MOS动态存储电路结构如图8-14所示，图中的电容CS用于存储信息，VT为门控管。上一页下一页返回8.2存储器写数据时，使字选线为"1"，门控管VT导通，来自数据线D的待写入信息经位线存入电容CS。写入"1"时，位线为"1",电容CS充电;写入"0"时，位线为"0",电容CS放电。读出数据时，也使字选线为"1"，门控管VT导通。若电容CS上有电荷，便会通过位线的分布电容CD放电，位线上有电流流过，表示读出信息"1";若电容CS上无电荷，位线上便没有电流流过，表示读出信息"0"。读出"1"信息后，CS上的电荷因转移到CD，已无法维持"1"的状态，即所存信息已被破坏，这种现象称为“破坏性读出”，读出"1"信息后必须进行“再生”操作。上一页下一页返回8.2存储器注意，再生与刷新是两个不同的概念。再生是对某一位存储单元读出“1”后进行的操作，而刷新是对动态RAM中所有存储单元进行的常规性操作。动态MOSRAM的优点是单元电路结构简单，单片集成度高，功耗比静态MOSRAM低，速度比静态MOSRAM高，价格更便宜。其缺点是需要刷新和再生操作。另外，由于电容中信号较弱，读出时需经放大器处理。上一页返回8.3可编程逻辑器件可编程逻辑器件(PLD)是可由用户编程、配置的一类逻辑器件的泛称。从构成逻辑函数的功能来说，PROM就是一种PLD器件。除此之外，本节将介绍的可编程逻辑阵列(PLA)、可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)都是典型的PLD器件。下一页返回8.3可编程逻辑器件8.3.1可编程逻辑阵列的功能与应用上一节介绍的PROM，从结构上可以将它们看成是由一个固定的与门阵列(地址译码器)和一个可编程的或门阵列(存储矩阵)组成的器件，因而可用以实现各种“与-或”逻辑函数。PROM采用固定的与门阵列作为完全地址译码器，译码器的每一根输出线对应一个最小项，n个输入变量必须对应全部的个最小项。PROM存储矩阵中的存储单元根据函数真值表或最小项的要求写入相应的内容。因此，一个地址码只能读出一个存储单元，反过来一个存储单元也只能被一个地址码选中，即PROM的地址码与存储单元有着一一对应的关系。这样，即使有多个存储单元的内容是相同的也必须重复存储，即存储容量仍需个字单元。这对于存储空间来说无疑是一种浪费，同时也限制了使用的灵活性。上一页下一页返回8.3可编程逻辑器件20世纪70年代中期出现的可编程逻辑阵列(PLA)，其基本结构也是由与门阵列和或门阵列组成的，但PLA的与门阵列是可编程的，由它构成的地址译码器是一个非完全译码器，它输出的每一根字线可以对应一个最小项，也可以对应一个由地址变量任意组合成的“与”项。因此PLA允许用多个地址码选中同一根字线以访问同一个存储单元。例如，PLA有A,B,C3个地址变量，只要A=1,B=0，不管C为何值，均可以访问C字线所对应的存储单元，即100和101两个地址码可以访问同一个存储单元。同理，PLA也允许用同一个地址码同时访问多个字单元。这样就使PLA可以根据逻辑函数的最简“与或”式，直接产生所需的“与”项，以实现相应的组合逻辑电路。上一页下一页返回8.3可编程逻辑器件用PLA进行组合逻辑电路设计时，只要将函数转换成最简“与或”式，再根据最简“与或”式画出逻辑阵列图就可以了。还是以上一节的二进制码-格雷码转换电路为例来说明用PLA实现组合逻辑电路的过程。先根据表8-2给出的二进制-格雷码转换对照表列出逻辑表达式，并用卡诺图化简法转换成最简“与或”式为:上一页下一页返回8.3可编程逻辑器件根据所得的最简“与或”表达式中出现的“与”项列出PLA的与阵列;然后再根据表达式中的“或”关系，列出PLA的或阵列，由此便得到了图8-15所示的PLA阵列逻辑图。从图8-15中可以看出，最简“与或”式中共出现了7个“与”项，所以PLA的与阵列中只要7根字线就可以了;又由于表达式共有4个“与或”式，所以PLA的或阵列也只要4根位线。这样，PLA仅用7x4=28位存储容量便实现了二进制码-格雷码转换电路，而该电路用ROM来实现就需要x4=64位存储容量。随着输入变量数的增加，完成同样功能的PLA结构简单的程度将更加显著。上一页下一页返回8.3可编程逻辑器件上述PLA只能用于实现组合逻辑电路，故称为组合PLA。若在PLA中加入触发器阵列，就可以用于实现时序逻辑电路，这种PLA就称为时序PLA。利用PLA可以设计出各种组合逻辑电路和时序逻辑电路，电路功能越复杂PLA的优势就越显著。但由于PLA出现较早，当时缺少成熟的编程工具和高质量的配套软件，且速度慢、价格偏高，所以未能如后来出现的PAL和GAL那样得到广泛应用。上一页下一页返回8.3可编程逻辑器件8.3.2可编程阵列逻辑的功能与应用20世纪70年代末推出的可编程阵列逻辑(PAL)，在阵列控制方式上作了较大的改进，并采用熔丝式双极型工艺，所以在操作的简便性、编程的灵活性和速度方面都比PLA有了较大提高。PAL可以取代常规的中、小规模集成电路，其通用性比非可编程的TTL、CMOS等逻辑器件更强。在数字系统开发中采用PAL，有利于简化和缩短开发过程、减少元器件数量、简化印制电路板的设计、提高系统可靠性，因而得到了广泛应用。上一页下一页返回8.3可编程逻辑器件PAL由可编程的与门阵列和固定的或门阵列构成，如图8-16所示。或门阵列中每个或门的输入与固定个数的与门输出(即地址输入变量的某些“与”项)相连，每个或门的输出是若干个“与”项之和。由于与门阵列是可编程的，亦即“与”项的内容可由用户自行编排，所以PAL可用以实现各种逻辑关系。根据输出结构类型的不同，PAL有多种不同的型号，但它们的与门阵列都是类似的。组合输出型PAL适用于构成组合逻辑电路，常见的有或门的输出、或非门输出和带互补输出端的或门等。或门的输入端一般有2~8个，有些输出还可兼作输入端。寄存器输出型PAL则适用于构成时序逻辑电路。下面介绍两种简单的PAL器件，即简单组合型和简单寄存器型，它们是按标准系列生产的，具有很强的通用性。上一页下一页返回8.3可编程逻辑器件1.简单组合型简单组合型PAL用以提供简单的组合逻辑电路。其基本规格可通过输入端数目、输出端数目和每个输出的乘积项数目来区分。图8-17所示的是PAL12H6的逻辑图。其中PAL12H6是一个简单组合型PAL器件，它具有12个输入、6个输出和16个乘积项。从图中可以看到它的1,2,3,4,5,6,7,8,9,11,12,19脚为输入，13,14,15,16,17,18脚为输出。24条垂直线代表输入，它们分别对应于12个输入的原变量及其反变量。上一页下一页返回8.3可编程逻辑器件16个乘积项对应16条水平线，且按输出分为6组，其中13和18脚的输出均为4个乘积项，14,15,16和17脚的输出均为两个乘积项，可见输出或门阵列已经固定，不能再改变。而16个乘积项的输入变量却是可以选择的，也就是图中的水平线和垂直线的交点，可以通过编程决定是否连接，所以与门阵列是可编程的。根据需要用编程器完成乘积项输入的连接，就可实现乘积之和表达式描述的组合逻辑功能。上一页下一页返回8.3可编程逻辑器件2.简单寄存器型PAL简单组合型PAL的输出与系统时钟无关，不能实现时序逻辑设计。而简单寄存型PAL中还同时包含用以存储状态的触发器，所以这类器件均有内部反馈，将触发器的输出反馈到阵列的输入。其基本规格的区分，不仅有输入端数目、每个输出的乘积项数目，而且还有触发器的数目。从图8-18所示的PAL16R8的逻辑图中可看出它有16个输入，其中2,3,4,5,6,7,8,9脚为8个外输入，另外8个则为内部反馈输入。12,13,14,15,16,17,18,19脚为8个三态输出，11脚为三态输出使能端。每个输出的乘积项均为808个D触发器构成寄存器，1脚为各触发器的时钟端。上一页下一页返回8.3可编程逻辑器件由于触发器的D端与或门输出相接，所以当时钟到来时，就可以将电路此刻的状态存储起来。触发器的Q端接三态门提供输出;端的输出则反馈到阵列的输入，作为输入的一部分。所以各个乘积项中不仅包括8个外输入，而且还包括8个反馈输入。由此可见，这种器件在任一时刻的输出不仅取决于当时的输人，而且还取决于电路原来的状态，即可实现时序逻辑功能。还有的器件的每个D触发器的置位、复位、D输入的极性、时钟及三态门的使能端均可单独编程，这样使用起来更加灵活，还可实现异步时序逻辑功能。PAL配有专用的编程工具和相应的汇编语言及开发软件，设计人员应根据具体情况，慎重地选用最合适的器件。这与早期PAL的手工开发方法相比有了较大改进。上一页下一页返回8.3可编程逻辑器件8.3.3通用阵列逻辑简介虽然PAL给逻辑设计提供了较大的灵活性，但由于它采用的是熔丝工艺，一旦编程完成后，就不能再作修改。另外，PAL的输出级采用固定的输出结构，对不同输出结构的需求只能通过选用不同型号的PAL来实现。通用阵列逻辑(GAL)是20世纪80年代推出的新型可编程逻辑器件，它的基本结构与PAL类似。不同之处是，GAL采用了一种称为电可擦除CMOS(EECMOS)的工艺，并且它的输出结构是可编程的。上一页下一页返回8.3可编程逻辑器件GAL按门列阵的可编程程度可以分为两大类。一类是与PAL基本结构类似的普通型GAL器件，它的与门阵列是可编程的，或门阵列是固定连接的，如GAL16V8就是这一类器件;另一类是新一代GAL器件，它的与门阵列和或门阵列都是可编程的，如GAL39V18。GAL采用的高速EECMOS工艺，使用户可以用电气的方法在数秒内完成芯片的擦除和编程操作。另外，GAL的输出结构采用的输出逻辑宏单元(OLMC)是可编程的，用户可以自行定义所需的输出结构和功能。因此，一片GAL芯片可以反复编程使用数百次，并且一种型号的GAL器件可以兼容数十种PAL器件，这给开发工作带来了极大的灵活性和方便性。加上GAL配有丰富的计算机辅助设计软件，使它的应用得到了更广泛的普及。上一页下一页返回8.3可编程逻辑器件8.3.4现场可编程门阵列逻辑电路简介现场可编程门阵列电路(FPGA)，其结构类似于门阵列。但它属于可编程逻辑器件，其集成度通常高于其他可编程逻辑器件。虽然FPGA的单位价格比同等性能的门阵列逻辑电路高，但它比门阵列电路具有更多的优势，其中包括用户可编程性、开发周期短、费用低、成品发送和投放市场时间快。特别适用于开发初期和小批量生产的电子产品。从成本考虑，一般用量以数百只为宜，更多时应采用通用门阵列。上一页下一页返回8.3可编程逻辑器件FPGA是通用逻辑单元以格栅方式连接起来的集合体。典型的FPGA是利用短的、可编程和可寻址的连接线，将复杂程度从简单的门电路到大的宏单元的各种逻辑单元连接起来。FPGA的编程方式有3种:CMOS-SRAM方式、非易失性存储器方式和熔丝方式。其中以熔丝方式的集成度最高、速度最