数字电子技术（第3版）-课件 第五章2

数字电子技术中北大学

DigitalElectronicsTechnology主要要求：

理解计数器的分类，理解计数器的计数规律。掌握二进制计数器的组成和工作原理。5.5计数器

理解常用集成二进制和十进制计数器的功能及其应用。

第5章时序逻辑电路

一、计数器的作用与分类计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时等。

计数器分类如下：按时钟控制方式不同分异步计数器同步计数器第5章时序逻辑电路

按计数增减分加法计数器

减法计数器

加/

减计数器(又称可逆计数器)对计数脉冲作递增计数的电路。对计数脉冲作递减计数的电路。

在加

/

减控制信号作用下，可递增也可递减计数的电路。

按计数进制分

按二进制数运算规律进行计数的电路

按十进制数运算规律进行计数的电路

二进制计数器十进制计数器任意进制计数器(又称N进制计数器)

二进制和十进制以外的计数器第5章时序逻辑电路

计数器的计数规律Q0Q1Q2计数器状态计数顺序000811170116101500141103010210010000二进制加法计数器

计数规律举例二进制减法计数器

计数规律举例“000–1”不够减，需向相邻高位借“1”，借“1”后作运算“1000–1=111”。Q0Q1Q2计数状态计数顺序000810070106110500141013011211110000第5章时序逻辑电路

8421码十进制加法计数器计数规律Q0Q1Q2Q3计数器状态计数顺序10019000181110701106101050010411003010021000100001000000第5章时序逻辑电路

计数的最大数目称为计数器的“模”，用

M

表示。

模也称为计数长度或计数容量。

N进制

计数器计数规律举例具有5个独立的状态，计满5个计数脉冲后，电路状态自动进入循环。故为五进制计数器。五进制计数器也称模5计数器；十进制计数器则为模10计数器；3位二进制计数器为模8计数器。Q0Q1Q2计数状态计数顺序000500141103010210010000第5章时序逻辑电路

FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD二、异步计数器(一)异步二进制计数器

1.电路构成与工作原理FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2

JK触发器构成的异步计数器第5章时序逻辑电路

00010010CPQ3Q0Q1Q20000来一个CP

翻转一次

来一个Q0

翻转一次

来一个Q1

翻转一次

来一个Q2

翻转一次

11110000输入第“1”个计数脉冲时，计数器输出为“0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且Q3

端输出进位信号下降沿。因此，该电路构成4位二进制加法计数器。依次输入脉冲时，计数状态按

4位二进制数递增规律变化。◆

工作原理第5章时序逻辑电路

CPQ3Q0Q1Q24位二进制加法计数器工作波形2.计数器用作分频器第5章时序逻辑电路

用D触发器可构成异步二进制计数器吗？如何连接？

◆

D触发器构成的异步二进制加法计数器FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1第5章时序逻辑电路

输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且Q3

端输出进位信号下降沿。因此，该电路构成4位二进制加法计数器。◆

工作原理第5章时序逻辑电路

下面总结一下用不同种类触发器构成异步二进制计数器的方法。异步二进制计数器的成方法2.

异步二进制计数器的构成方法CPi

=Qi

-1CPi=Qi-1减法计数CPi=Qi-1CPi

=Qi

-1加法计数下降沿触发式上升沿触发式计数触发器的触发信号接法计数规律将触发器接成计数触发器，然后级联，将计数脉冲CP从最低位时钟端输入，其他各位时钟端接法如下表：第5章时序逻辑电路

同步二进制加法计数器CO=Q3nQ2nQ1nQ0n进位输出信号FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&&FF31J1KQ0nQ2n&&Q1nQ0Q1Q2Q3CO&RDRRRR计数开始前先清零CPC1C1C1C1各触发器都用CP

触发1.同步二进制加法计数器电路与工作原理第5章时序逻辑电路

三、同步计数器同步计数器为什么要那样构成呢？通过分析同步二进制加法计数规律就可明白。因此，应将触发器接成

T触发器；并接成T0=1，

T1=Q0n，

T2=Q1nQ0n，

T3=Q2nQ1nQ0n。即：最低位触发器

T输入为

1，其他触发器

T输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为1时，来一个时钟就翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序根据态序表分析同步二进制加法计数规律Q0来一个时钟就翻转一次。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序

Q1在其低位Q0输出为1时，来一个时钟就翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序1100

Q2在其低位Q0和Q1均为1时，来一个时钟翻转一次，否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序10

Q3在其低位Q0、Q1和Q2均为1时，来一个时钟翻转一次，否则状态不变。第5章时序逻辑电路

同步二进制计数器第5章时序逻辑电路

同步二进制加法计数器的构成方法：将触发器接成T触发器；各触发器都用计数脉冲CP触发，最低位触发器的T输入为1，其他触发器的T输入为其低位各触发器输出信号相与。第5章时序逻辑电路

四、常用集成计数器CT74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161和CT74LS163逻辑功能示意图CT74LS163CTTCTPCRLDD1D2D3CRLD计数状态输出端,从高位到低位依次为

Q3、Q2、Q1、Q0。进位输出端置数数据输入端，为并行数据输入。计数脉冲输入端，上升沿触发。计数控制端，高电平有效。

CR

为置0控制端，

低电平有效。

LD为同步置数控制端，低电平有效。1.集成同步二进制计数器

CT74LS161和

CT74LS16300001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序CT74LS161(163)的计数态序表

第5章时序逻辑电路

CT74LS161与CT74LS163的功能比较

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

同步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR说明输出输入CT74LS163

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR说明输出输入CT74LS161

CT74LS161与CT74LS163的差别是：“161”为异步置

0，“163”为同步置

0

。其他功能及管脚完全相同。第5章时序逻辑电路

1.CT74LS160和

CT74LS162CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CRLD2.集成同步十进制计数器

CT74LS160和

CT74LS162第5章时序逻辑电路

CT74LS160(162)的计数态序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序CT74LS161(163)的计数态序表

第5章时序逻辑电路

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

同步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入

CT74LS160与CT74LS162的功能表

CT74LS160

CT74LS162×进位输出CO

在输入第9个脉冲时为高电平，在输入第10个脉冲时输出下降沿。第5章时序逻辑电路

Q0Q1Q2Q3CT74LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9BCT74LS2903.集成异步二

-

五

-

十进制计数器

CT74LS290(1)CT74LS290基本结构与逻辑功能示意图R0AR0B异步置

0端S9AS9B异步置

9端第5章时序逻辑电路

CT74LS2902.集成异步二

-

五

-

十进制计数器

CT74LS290(2)CT74LS290内部电路第5章时序逻辑电路

1.写方程式(1)

时钟方程(2)

驱动方程CP2

=Q1CP1

=CP3=CP1J1

=Q3n

，K1=1J2

=Q2n

Q1n，K2=1J2

=K2=1第5章时序逻辑电路

(3)

状态方程Q1n+1

=

J1Q1n+K1

Q1nQ2n+1

=

J2

Q2n+K2

Q2nQ3n+1

=

J3

Q3n+K3

Q3n代入

J2

=K2=1代入

J3

=Q2nQ1n

K3=1=

Q3n

Q1n+1

Q1n=Q3nQ1n

=

1

Q2n+1

Q2n=Q2n

=

Q2nQ1nQ3n+1

Q3n=Q2nQ1n

Q3n代入

J1

=Q3n

，K1=1Q1n+1

=Q3nQ1nCP下降沿有效Q2n+1

=Q2n

Q1下降沿有效Q3n+1

=Q2nQ1n

Q3nCP下降沿有效第5章时序逻辑电路

2.列状态转换真值表设初始状态为Q3Q2Q1=000第5章时序逻辑电路

此电路是一五进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出计数输入1构成

1位二进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出1构成异步五进制计数器计数输入输出从高位到低位依次为

Q3、Q2、Q1、Q0构成

8421BCD码异步十进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B电路接法计数输入第5章时序逻辑电路

CP0CPCP1Q1Q3Q2Q025Q3Q2Q1

000001010011100结论：上述连接方式形成8421码。Q3Q2Q1CP1Q0

00000001001000110100010101100111100010010000Q3Q2Q1CP1Q0

0000000011001020011301004010150110601117100081001900000十进制数构成

5421BCD码异步十进制计数器

从高位到低位依次为

Q0、Q3

、Q2、Q1Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

电路接法输出Q02CP0CPCP1Q1Q3Q25Q3Q2Q1

000001010011100结论：上述连接方式形成

5421码。0000Q0Q3Q2Q1CP0

000100100011010010001001101010111100

0

0

00

00000Q0Q3Q2Q1CP0

000110010200113010041000510016101071011811009

0

0

000

十进制数主要要求：

掌握中规模集成计数器的应用。5.6

集成计数器的应用第5章时序逻辑电路

Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B（1）异步清零功能（2）异步置

9功能（3）计数功能当

R0=R01·R02=1、S9=S91·S92=0时，计数器异步置0。当

S9=S91·S92=1、R0=R01·R02=0时，计数器异步置9。

一、集成计数器的应用（一）集成计数器CT74LS290的应用

一、集成计数器的应用（一）集成计数器CT74LS290的应用

一、集成计数器的应用（一）集成计数器CT74LS290的应用Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出计数输入1构成

1位二进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出1构成异步五进制计数器计数输入输出

从高位到低位依次为

Q3、Q2、Q1、Q0构成

8421BCD码异步十进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

电路接法计数输入Q0Q1Q2Q3计数器状态计数顺序10019000181110701106101050010411003010021000100001000000用CT74LS290构成六进制计数器解题思路使计数至“6”时自动返回“0000”态，即可实现六进制计数器。下面进行演示：准备开始计数计数

1计数

2计数

3计数

4计数

50000第5章时序逻辑电路

[例1]试用

CT74LS290构成六进制计数器。Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B

R0=Q2Q1(3)

画连线图计数输入输出(1)

写出S6

的二进制代码为S6=0110解：(2)

写出反馈置0函数表达式第5章时序逻辑电路

Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B计数输入输出[例]试用

CT74LS290构成七进制计数器。解：

(2)写出反馈归零函数

R0

=R0A·R0B=Q2Q1Q0

(1)写出S7

的二进制代码为S7=0111(3)画连线图第5章时序逻辑电路

1、反馈归零法(复位法)

将大模计数器修改为小模数计数器的方法是：获得任意模数M，在第M个计数脉冲的作用下，将所有输出状态为1的触发器的输出端通过一个与门去控制计数器的异步清零端，使计数器回到0状态，从而变成模为M的计数器。如果M＜N，则只需一片N进制计数器；第5章时序逻辑电路

如果M＞N，则要用多片N进制计数器。[例3]试用

CT74LS290构成23进制计数器。二十三进制计数器态序表1/01/00001/000230100010022100001002100000100201001100019……010010001210001000110000100010100100009……010000002100000001000000000Q0Q1Q2Q3Q0

Q1

Q2

Q3

计数器状态计数

顺序两片CT74LS290构成二十三进制计数器。计数输入CT74LS290(十)R0AR0BS9AS9BQ0'Q1'Q2'Q3'CP1CP0CT74LS290(个)R0AR0BS9AS9BQ0Q1Q2Q3CP1CP0&R0A·R0B=Q1

Q1Q0第5章时序逻辑电路

[例3]试用

CT74LS290构成12进制计数器。2、级联法即把一个进制的计数器和一个进制的计数器串接起来，就可以构成计数器。[例]试用

CT74LS290构成十二进制计数器。第5章时序逻辑电路

十二进制计数器态序表111/01/00/00/00/00/01/00/0100100110091000110081/01/00/00/0110071/01/00/00/0010060100100051000100041/01/00/00/010003010000002100000001000000000Q0Q1Q2Q3Q0

Q1

Q2

Q3

计数器状态计数

顺序120010000100100010第5章时序逻辑电路

例：下图是用两片中规模集成电路CT74LS290组成的计数电路，试分析此电路是多少进制的计数器。由图可以看出CT74LS290（Ⅰ

）为九进制记数器，CT74LS290（Ⅱ

）为六进制计数器。进制记数器。因此，电路为1.CT74LS160和

CT74LS162CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CRLD第5章时序逻辑电路

（二）集成十进制计数器CT74160(161，162，163)的应用2.集成十进制计数器应用举例[例]

试用CT74LS160构成七进制计数器。解：①写出SN

的二进制代码②写出反馈置数函数③画电路图S7

=0111CR=Q2Q1Q0方法之一：利用异步置0

功能实现。CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1××××第5章时序逻辑电路

方法之二：利用同步置数功能实现。①写出S7-1

的二进制代码②写出反馈置数函数③画电路图S7-1=S6=0110LD=Q2Q1CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1&1方案1：设计数器从Q3Q2Q1Q0=0000状态开始计数，

因此，取D3D2D1D0=0000。方案2：用“160”的后七个状态0011~1001实现七进制计数。0000010110019000018011107001106010105000104011003001002010001000000COQ0Q1Q2Q3进位输出计数器状态计数顺序也可取

D3D2D1D0=0011LD=COCO=Q3Q0取

D3D2D1D0=0011LD=Q3Q0第5章时序逻辑电路

取D3D2D1D0=0011，LD=COCT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1111100方案2：用“160”的后七个状态0011~1001实现七进制计数。第5章时序逻辑电路

例用CT74LS160采用整体反馈归零法构成12进制计数器。第5章时序逻辑电路

例用CT74LS160采用整体反馈归零法构成12进制计数器。例用CT74LS160采用同步置数法构成12进制计数器。第5章时序逻辑电路

例用CT74LS160采用整体反馈归零法构成12进制计数器。？例用CT74LS160采用同步置数法构成12进制计数器。第5章时序逻辑电路

讨论(1)以上电路中的芯片换成74161，是多少进制计数器？讨论第5章时序逻辑电路

移位寄存器型计数器（一）环形计数器特殊形式的同步计数器。它是在移位寄存器的基础上加上反馈电路构成的。分为环形计数器和扭环形计数器。设Q0Q1Q2Q3=1000，1000010000100001第5章时序逻辑电路

状态转换图能自启动的环形计数器电路第5章时序逻辑电路

优点：电路简单，有效循环中的每个状态只包含一个1。缺点：状态利用率低，有效循环只用了n个状态，其余2n-n个状态浪费了。状态转换图第5章时序逻辑电路

2.扭环形计数器状态转换图第5章时序逻辑电路

状态转换图扭环形计数器的优点：状态利用率提高了一倍

第5章时序逻辑电路

主要要求：

了解顺序脉冲发生器和序列信号发生器的逻辑功能及实现方法。5.7

顺序脉冲发生器和序列信号发生器第5章时序逻辑电路

一、顺序脉冲发生器用来产生一组顺序脉冲的逻辑电路。一、顺序脉冲发生器1000010000100001优点：结构简单;缺点：使用的触发器数目较多，还需采用能自启动的反馈逻辑电路。方法一：由环形计数器实现方法二：小规模计数器+译码器实现第5章时序逻辑电路

方法二：小规模计数器+译码器实现第5章时序逻辑电路

缺点：由于竞争冒险的存在，输出端可能会产生干扰尖峰脉冲

小规模实现电路较为复杂方法三：集成计数器+译码器实现第5章时序逻辑电路

方法三：集成计数器+译码器实现第5章时序逻辑电路

CT74LS160(162)的计数态序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序CT74LS161(163)的计数态序表

二、序列信号发生器序列信号：在同步脉冲的作用下，按一定周期循环的一组二进制信号。如111011101110…，每隔4位重复一次1110，称为4位序列脉冲信号。第5章时序逻辑电路

序列信号发生器：产生序列信号的电路序列脉冲信号广泛用于数字设备测试、通信和遥控中，作为识别信号或基准信号等。[例]

设计一个脉冲序列为10100的序列脉冲发生器。即在输入脉冲作用下，周期性地依次输出数码“1、0、1、0、0”。解：设计步骤由于上述5个状态中无重复状态，因此不需要进行状态化简。S0S1S2/1/0S3S4/1/0/0(1)

根据设计要求设定状态，画状态转换图。由于串行输出脉冲序列为10100，故电路应有5种工作状态，将它们分别用S0、S1

、

、S4

表示；将串行输出信号用Y表示，则可列出下图所示的状态转换图。方法一：基于小规模触发器设计实现(2)

状态分配，列出状态转换编码表。将电路状态用二进制码进行编码，通常采用自然二进制码。采用的码位数n

与电路状态数N

之间应满足2n≥N>2n-1由于电路有5个状态，因此宜采用三位二进制代码。现采用自然二进制码进行如下编码：S0=000，S1=001，

，S4=100，由此可列出电路状态转换编码表如下：0000001S40001110S31110010S20010100S11100000S0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态状态转换顺序(3)根据状