《数字电路逻辑设计》全册配套课件

《数字电路逻辑设计》全册配套课件

21世纪是信息数字化的时代，“数字逻辑设计”是数字技术的基础，是电子信息类各专业的主要技术基础课程之一。第１章绪论脉冲与数字电子技术的应用非常广泛。电视技术雷达技术通信技术计算机、自动控制航空航天第１章绪论1.1.1数字信号1.1.2数制及其转换1.1.3

二－十进制代码（BCD代码）1.1.4

算术运算与逻辑运算1.1.5

数字电路Introduction

1.1.1数字信号

１．概念在时间上和数量上都不连续，变化总是发生在一系列离散的瞬间，数量大小和每次的增减变化都是某一个最小单位的整数倍，这一类物理量叫做数字量。表示数字量的信号称为数字信号。工作在数字信号下的电路叫做数字电路。数字电路中采用只有0、1两种数值组成的数字信号。？回顾与思考：数字信号与模拟信号有何区别？模拟信号在时间上和数值上都具有连续变化的特点。在某一瞬间的值可以是一个数值区间内的任何值。(b)(c)ΔtΔt为一拍图1-1

数字信号(a)1110110001２．表示方法

(1)用0、1数值表示

(2)用低和高电位表示

(3)用脉冲信号的无和有表示高电位低电位脉冲演示演示式中，ai为十进制数的任意一个数码；n、m为正整数，n表示整数部分数位，m表示小数部分数位。

1.1.2数制及其转换

十进制数采用0、1、···、9十个不同的数码；在计数时，采用“逢十进一”及“借一当十”。各个数码处于十进制数的不同数位时，代表的数值是不同的，这些数值称为位权。对于任意一个十进制数都可以按位权展开：１．十进制数上述十进制数按位权展开的方法，可以推广到任意进制的计数制。对于一个基数为R(R≥2)的R进制计数制，共有0、1、···、(R-1)个不同的数码，则一个R进制的数按位权可展开为：这种计数法叫做“R进制”计数法，R称为计数制的基数或称为计数的模(mod)。在数N的表示中，用下角标或(mod=R)来标明模。２．二进制数二进制数只有0和1两个数码，在计数时“逢二进一”及“借一当二”。二进制的基数是2，每个数位和位权值为2的幂。二进制数可以按位权展开为：式中，ai为0或1数码；n、m为正整数，2i为i位的位权值。３．八进制和十六进制八进制数有0～7八个数码，基数为8，八进制数表示为：十六进制数有0～9、A～F十六个数码符号，其中A～F六个符号依次表示10～15。十进制二进制八进制十六进制十进制二进制八进制十六进制000012110014C111113110115D2102214111016E3113315111117F4100441610000201051015517100012111611066181001022127111771910011231381000108201010024149100111932100000402010101012A10011001001446411101113B1000111110100017503E8表1-1

二、八、十、十六进制的对照关系４．不同进制数的转换

(1)

将R进制数转换成十进制数将R进制数转换为等值的十进制数，只要将R进制数按位权展开，再按十进制运算规则运算即可。按位权展开按十进制运算规则运算

(2)

将十进制数转换成R进制数

将十进制数的整数部分和小数部分分别进行转换，然后合并起来。

a)将给定的十进制数除以R，余数作为R进制数的最低位(LeastSignificantBit,LSB)。

b)把前一步的商再除以R，余数作为次低位。

c)重复b步骤，记下余数，直至最后商为0，最后的余数即为R进制的最高位(MostSignificantBit,MSB)。十进制数整数转换成R进制数，采用逐次除以基数R取余数的方法，其步骤如下：解由于二进制数基数为2，所以逐次除以2，取其余数（0或1）：５３２２６２１３２２6２３１２０商余数101011LSBMSB所以解由于八进制数基数为8，所以逐次除以8取其余数：５３8６8０商余数５６所以十进制数纯小数转换成R进制数，采用将小数部分逐次乘以R，取乘积的整数部分作为R进制的各有关数位，乘积的小数部分继续乘以R,直至最后乘积为0或达到一定的精度为止。解0.3752×750[0.]2×500[1.]2×000[1.]b-1=0b-2=1b-3=1所以解由于精度要求达到0.1%，需要精确到二进制小数10位，即1/210=1/1024。0.39×2=0.78b-1=00.78×2=1.56b-2=10.56×2=1.12b-3=10.12×2=0.24b-4=00.24×2=0.48b-5=00.48×2=0.96b-6=00.96×2=1.92b-7=10.92×2=1.84b-8=10.84×2=1.68b-9=10.68×2=1.36b-10=1所以解由于83=512，所以需精确到八进制小数的4位，则0.39×8=3.12a-1=30.12×8=0.96a-2=00.96×8=7.68a-3=70.68×8=5.44a-4=5所以(0.39)10=(0.3075)8综合整数和纯小数的转换方法，是将整数部分和小数部分分别进行转换，然后合并起来。例如(53.375)10转换成二进制数，按例1-4和例1-6的结果，得：

(3)基数R为2k各进制之间的互相转换

由于3位二进制数构成1位八进制数，4位二进制数构成1位十六进制数，以二进制数为桥梁，即可方便地完成基数R为2k各进制之间的互相转换。

1.1.3二－十进制代码（BCD代码）表示某一特定信息的数码代号叫做代码。数字系统中常用与二进制数码相对应的0、1作为代码的符号，叫做二进制码。以二进制码表示一个十进制数的代码，称为二－十进制码，即BCD（BinaryCodeDecimal）码。由于十进制数共有0～9十个数码，因此需要4位二进制代码来表示1位十进制数。二进制代码的位数n与需要编码的数（或信息）的个数N之间应满足以下关系：2n-1≤N≤2nBCD码十进制数码8421码余3码2421码5121码631－1码单位间距码余3循环码移存码000000011000000000011000000100001100010100000100010010000101100010200100101001000100101001101110100300110110001100110111001001011001401000111010001110110011001000011501011000101110001001011111000111601101001110011001000010111011111701111010110111011010010011111110810001011111011101101110011101100910011100111111111100111010101000表1-3

常用BCD代码

１．有权BCD码

即代码中的每位二进制数码都有确定的位权值。如表1-3中的8421码、2421码、5121码、631-1码等。对于有权BCD码，可以根据位权展开求得所代表的十进制数。例如：２．无权BCD码

即代码没有确定的位权值，不能按照位权展开求解所代表的十进制数。如表1-3中的余３码、单位间距码、余３循环码等。这些代码都有其特点，适用于不同的场合。

３．用BCD代码表示十进制数

对于一个多位的十进制数，需要有与十进制位数相同的几组BCD代码来表示。例如：不能省略！不能省略！

1.1.4算术运算与逻辑运算当两个二进制数码表示数量大小时，它们之间可以进行数值运算，称这种运算为算术运算。二进制数的算术运算法则和十进制数的运算法则基本相同，只是相邻两位之间的关系是“逢二进一”及“借一当二”。１位二进制数码0和1，还可表示两种不同的状态，即数字电路中的逻辑状态。此时，二进制数码0和1之间将按照某种逻辑关系进行逻辑运算。

1.1.5数字电路对数字信号进行算术运算和逻辑运算的电路称为数字电路。将众多的数字电路基本单元制作在一块半导体基片上，称为集成电路。集成电路包含基本元件的数目小规模集成电路（SSIC）10～100中规模集成电路（MSIC）100～1000大规模集成电路（LSIC）1000～10000超大规模集成电路（VLSIC）10000以上2.2逻辑函数的简化2.2.2公式化简法（代数法）2.2.3图解法（卡诺图法）2.2.4逻辑函数的系统简化法2.2.1简化的意义和目标2.2.1

简化的意义和目标意义：用化简后的表达式构成逻辑电路，可节省器件，降低成本，提高工作的可靠性。目标：化简为最简的与－或表达式。

１．乘积项的个数最少；２．每个乘积项中包含的变量数最少。化简的主要方法：

１．公式法（代数法）；２．图解法（卡诺图法）；３．系统简化法（列表法）。2.2.2

公式化简法（代数法）公式化简法就是运用逻辑代数的基本公式和常用公式化简逻辑函数。

１．合并项法：利用公式将两项合并为一项。２．吸收法：利用公式，消去多余项。３．消去法：利用公式，消去多余因子。４．配项法：

利用公式，将某一乘积项展开为两项，或添加某乘积项，再与其他乘积项进行合并化简。解方法一：利用各公式的对偶式进行化简：方法二：将或－与表达式转换成它的对偶与－或式，先对与－或对偶式进行化简，再求化简后的与－或式的对偶式。

归纳：利用公式法化简逻辑函数，要求熟练掌握对公式的运用，技巧性较强。判断化简后的结果是否最简有一定的难度。卡诺图就是将逻辑变量分成两组，每一组变量取值组合按循环码的规则排列所构成的方格图，图中的每一个方格对应着逻辑变量的一个最小项。所谓循环码，是指相邻两组编码之间只有一个变量值不同的编码。

2.2.3

图解法（卡诺图法）１．什么是卡诺图m000011110ABCDm4m12m8m9m13m5m1m3m7m15m11m10m14m6m200011110图2-2-2

4变量卡诺图一般形式图2-2-1

3变量卡诺图一般形式m00001111001ABCm2m6m4m5m7m3m1表2-2-1２．用卡诺图表示逻辑函数的方法

依据：由于任意一个n变量的逻辑函数都可以变换成最小项表达式，而n变量的卡诺图包含n个变量的所有最小项，所以n变量的卡诺图可以表示n变量的任意一个逻辑函数。001001110001111001ABC图2-2-3

卡诺图标记法

方法：逻辑函数包含有哪几个最小项，就在卡诺图相对应的方格内填1，其余各方格填0。

例如：逻辑函数，可在３变量卡诺图对应的m3，m5，m6，m7方格内填1，其余方格填0。填1的方格表示当函数的变量取值与方格所对应的变量取值相同时，逻辑函数的值为1。00100110000111100001CDAB011100111110图2-2-4

函数F=∑m(12,13,5,7,10,11,14,15)的卡诺图如果逻辑函数不是最小项表达式的形式，通常采用以下两种方法填写卡诺图：

(1)

将逻辑函数变换成最小项表达式的形式。

(2)

观察法：对于某乘积项，找出所有使得该乘积项为1的变量取值情况，则在这些变量取值所对应的方格内都填1，就是该乘积项的卡诺图表示。1111100011000000000111100001CDAB1110图2-2-5

F=ABC+CD+BD的卡诺图对于乘积项，只有当变量取值为0100和0101时，乘积项的值为1，所以在卡诺图对应的m4、m5方格内填1。对于乘积项BD，只有当变量B和D都为1时，乘积项的值才为1，所以在满足该条件的m5、m7、m13、m15四个方格内填1。其余乘积项按相同方法处理。图2-2-6

两个相邻项的合并举例110001111001abc1011110110001111001abc(a)F=ac(b)F=bc(c)F=ab10001abc

3．利用卡诺图合并最小项的规律依据：在卡诺图中，处于相邻位置的两个最小项都只有一个变量表现出取值0和1的差别，根据公式AB+AB=A，这两个最小项就可以合并为一项。

(1)

２个相邻项的合并２个相邻的1格圈在一起，产生的合并项由圈内没有0、1变化的那些变量组成，消去了一个变量。110001111001abc图2-2-7

4个相邻项的合并举例0111100001111001abc(a)F=a(b)F=c(c)F=b10001abc111111111

(2)

４个相邻项的合并４个相邻的1格圈在一起，有两个变量表现出0、1的变化，因此合并项由n-2个变量组成。有变化，消去b有变化,消去c没有变化，0对应反变量，保留为a1111000111100001cdab1111111011111000111100001cdab1111101111000111100001cdab11111110(a)F=bd+bd(c)F=cd+ab(b)F=bd+bd图2-2-8

4个相邻项的合并举例变量a和c有变化，消去。结果为bd循环相邻，变量a和c有变化，消去。结果为bdbdbdcdab1111000111100001cdab1111111011111000111100001cdab1111101111(a)F=b+d11111(b)F=b+c图2-2-9

8个相邻项的合并举例

(3)

８个相邻项的合并８个相邻的1格圈在一起，有三个变量表现出0、1的变化，因此合并项由n-3个变量组成。dbbc00000abcde11001011010110111101100011110图2-2-10

5变量卡诺图

(4)

关于５变量卡诺图对于５变量以上的卡诺图，某些相邻1格有时不是十分直观地可以辨认，因此一般不采用卡诺图进行化简。

归纳：

①在卡诺图中合并最小项，将图中相邻1格加圈标志，每个圈内必须包含2i个相邻1格。

②在n变量的卡诺图中，2i个相邻1格圈在一起时，圈内有i个变量发生0、1变化，合并后的乘积项由n-i个没有发生0、1变化的变量组成。４．利用卡诺图化简逻辑函数主要项：在卡诺图中，把2i个相邻１格进行合并，如果合并圈不能再扩大，这样圈得的合并乘积项称为主要项。显然，主要项的圈不被更大的圈所覆盖。图2-2-11

主要项举例10111100001111001abc(a)F=ac+abc(b)F=a10001abc11111主要项

根据卡诺图合并最小项的规律，用卡诺图化简逻辑函数时，函数化简后乘积项的数目等于合并圈的数目，每个乘积项所含变量因子的多少，取决于合并圈的大小。多余项：如果一个主要项所包含的１格都被其他的主要项圈所覆盖，这个主要项就是多余项（冗余项）。多余项必要项：如果主要项圈中至少有一个“特定”的１格没有被其他主要项所覆盖，这个主要项称为必要项或实质主要项。图2-2-12

多余项举例10111100001111001abc(a)F=ac+ab10001abc1(b)F=ac+bc+ab1111必要项

用卡诺图化简逻辑函数的步骤：

１．将函数变换成最小项表达式的形式；(也可直接填写)

２．填写卡诺图；(用卡诺图表示逻辑函数)

３．按卡诺图合并最小项的规律画包围圈；

(1)圈出所有没有相邻项的孤立１格主要项；

(2)找出只有一种合并可能的１格，构成主要项；

(3)对余下没有被覆盖的１格，选择一种合并方式加圈合并，直至所有１格都至少被圈一次，而且圈数最少。

４．对每一个合并圈进行化简，各合并乘积项之和即为逻辑函数的化简结果。图2-2-13

例2-14卡诺图化简过程059000111100001cdab7152614101110解

第一步：填写卡诺图（为了叙述方便，这里填写最小项的编号，平常应该在对应最小项方格中填1）。

第二步：画包围圈。

第三步：化简包围圈。图2-2-14

例2-15卡诺图化简(b)(c)059000111100001cdab7152614101110118059000111100001cdab7152614101110118(a)059000111100001cdab7152614101110118解填写卡诺图，画出只有一种圈法的包围圈。如图(a)。余下的三个最小项有两种处理方法，如图(b)和图(c)。显然图(b)中的圈法对应的圈数最少。

化简结果为：如果合并所有的0格，即可得到函数的最简或－与式，也称为圈0法。圈0法的方法和步骤与圈1法完全相同，不同的是，由2i个0格构成的圈，由圈内取值不变的变量相或来表示（以原变量表示取值0，以反变量表示取值1），所有的或项再相与，即构成最简或－与式。110000111100001cdab10100111101100011图2-2-15

例2-16卡诺图化简解填写卡诺图，画包围圈，化简。化简结果为：５．任意项的使用

任意项是指在一个逻辑函数中，变量的某些取值组合不会出现，或者函数在变量的某些取值组合时输出不确定，可能为0，也可能为1，这样的变量的取值组合（最小项）称为任意项。具有任意项的逻辑函数称为非完全描述的逻辑函数。对于非完全描述的逻辑函数，合理地利用任意项，能使逻辑函数的表达式进一步化简。在卡诺图中，任意项格可以作为1格，也可以作为0格。具体是作为1格还是作为0格，以有利于得到最简为前提。所有的任意项用∑d(mi)表示，在卡诺图中，任意项格用×表示。111000111100001cdab×11××1110×××图2-2-16

例2-17卡诺图化简111000111100001cdab×11××1110×××(a)

不利用任意项(b)

利用任意项解填写卡诺图，画包围圈，化简。化简结果为：经比较，合理利用任意项，确实能使逻辑函数的表达式进一步化简。2.2.4

逻辑函数的系统简化法

系统简化法又称奎恩－麦克洛斯基法，简称Q－M法。系统简化法适用于任意多变量的函数，有较严格的算法，可借助于计算机解题。

系统简化法分三个步骤进行：

(1)求出函数的全部主要项；

(2)选出函数的必要项；

(3)选择主要项，使它与必要项一起包含给定函数的全部最小项，建立函数的最简与－或式。解１．求全部主要项A将函数的最小项按其变量取值中1的个数分组顺序排列；从低位组出发，和相邻高位组各项逐个进行比较，合并具有相邻编码特性的最小项，直至找不到合并乘积项为止。ⅡⅢabcdabcdⅠabcd000000100410008001130101501106101010011171011110-000,4-0000,8010-4,500-04,610-08,100-113,7-0113,1101-15,7011-6,7101-10,1101--4,5,6,7表2-3-1

例2-19寻找全部主要项表GFEDCB

全部主要项有：

合并乘积项的规律：

(1)在两个相邻组内，凡是包含有相同最小项号码的两个乘积项不能合并。

(2)凡是低位组中乘积项包含的最小项最小号码大于相邻高位组乘积项包含的最小项最小号码时，该两乘积项不能合并。

(3)相邻两组中可以合并的两个乘积项，所包含的最小项号码之差相同，并且都等于2j（j为不等于0的正整数）。主要项中所含变量的个数后续化简的任务是在求出的全部主要项中选择一组主要项，使之能包含函数的所有最小项，并且求出函数的最简与－或式。*２．选取实质主要项表2-3-2

例2-19主要项表之一03456781011μABCDEFG××2××333333××××××××××××仅仅属于一个主要项的最小项，称为实质最小项，包含实质最小项的主要项称为实质主要项。选出全部实质主要项以后，要在余下的主要项中选取部分主要项，覆盖余下的全部最小项。在以后的运算中，凡是被选出的主要项及其包含的最小项均可以不考虑。表2-3-3

例2-19主要项表之二0381011μBCDEFG×××333333×××××××３．选取主要项建立函数最简式函数的最简与－或式为：F=A+···表2-3-4

例2-19主要项表之三0381011μBCEF××3333××××××

(1)行消去

若主要项表中I行的所有×号与J行的所有×号一一对应，记作I=J，可以消去μ值较大的一行；若I行的所有×号都被J行的×号包含，记作

或，并且J行的μ值比I行小或相等，则可以消去I行，保留J行。按此原则，该例中的主要项D和G都可以消去。****

(2)列消去

若主要项表中X列的所有×号与Y列的所有×号对应相同，记作X=Y，可以消去其中任意一列；若X列的×号完全包含了Y列的全部×号，记作

，则可消去X列。表2-3-5

例2-19主要项表之四0310μBCEF×3333×××表2-3-6

例2-19主要项表之五10μBE×33×按照此项原则，可以消去8列和11列，结果如表2-3-5所示。

(3)选取二次实质主要项表2-3-5中的主要项C和F满足实质主要项的条件，称为二次实质主要项。剩余的两个主要项包含的最小项相同，μ值也相同，可以消去任意一个。根据以上各步骤，函数的最简与－或式为：

注意：对于复杂的主要项表，上述的行、列消去及选取二次实质主要项步骤，需要反复进行，其先后次序不影响化简的结果。

列表法与卡诺图法的联系：列表法实际上是按照由繁到简的顺序进行卡诺图化简。寻找全部主要项就是画出所有可能的最大圈，然后按照严格的算法和规律，排除多余圈（多余项），最后得到最简的与－或表达式。正是由于列表法具有严格的算法，可以通过编程由计算机完成多变量的函数化简，弥补了卡诺图化简的局限性。解第一步：求全部主要项表2-3-7

第二步：选择实质主要项**表2-3-8

例2-20主要项表之一0346791011μABCDEFG××2××222233××××××××××1131415H××××××××××3××

第三步：选取部分主要项，覆盖余下的全部主要项，建立函数最简式。在取掉实质主要项A和B以后的主要项表中，各行各列均无包含关系，无法进行行或列消去，通常称之为循环主要项表。对于循环主要项表，可首先任选一个μ值小的主要项作为二次主要项。本例选择C，则表2-3-9

例2-20主要项表之二03467μCDEFG××22233××××××1H××××3表2-3-10

例2-20主要项表之三034μDEFG×2233×××××1H××3由表2-3-10可见，所以可消去D和F。表2-3-11

例2-20主要项表之四034μEG×23×××1H3****××由表2-3-11可见，E和G为二次实质主要项，选取E、G以后，全部最小项均被包含。所以函数的最简与－或式为：

说明：对于循环主要项表，其化简结果有多种可能性，最后应该进行比较，选取最简的一种情况作为结果。表2-2-1

2～4变量的循环码AB00000000C0011D0110011110001100011011111111001101101000011111000110AB00110011AB00011000C0110111001110110返回表2-3-7

寻找例2-20全部主要项ⅠⅡⅢabcdabcdabcd00000000110100400113011061001910101001117101111110113111014111115000000HG0，10，40010011，31，9010F4，60010113，73，110116，76，149，119，1310，1110，147，1511111010110110111011111，1511113，1514，1511110,11,14,159,11,13,156,7,14,153,7,11,151,3,9,1101E11D11C11B11A返回3.1

晶体管的开关特性3.1.1晶体二极管开关特性3.1.2晶体三极管开关特性SRV图3-1-1

理想开关＋－3.1.1晶体二极管开关特性理想开关的特性：

(1)开关S断开时，通过开关的电流i=0，这时开关两端点间呈现的电阻为无穷大。

(2)开关S闭合时，开关两端的电压v=0，这时开关两端点间呈现的电阻为零。

(3)开关S的接通或断开动作瞬间完成。

(4)上述开关特性不受其他因素（如温度等）的影响。１．二极管稳态开关特性当外加正向电压时，正向电流随电压的增加按指数规律增加。图中Vth称为正向开启电压或门限电压，也称为阈值电压。iDvDVthISO图3-1-2

二极管伏安特性(a)二极管电路表示(b)二极管伏安特性iD＋－vD

稳态开关特性：电路处于相对稳定的状态下晶体管所呈现的开关特性。二极管的伏安特性方程为：iDvDOiDvDVthO图3-1-2

二极管伏安特性(c)理想二极管开关特性(d)二极管特性折线简化当二极管作为开关使用时，可将其伏安特性折线化。当正向偏置时，二极管导通，压降为Vth值，相当于开关闭合；当反向偏置时，二极管截止，流过的电流为反向饱和电流，非常小，相当于开关断开。

结论：在稳态情况下，二极管开关特性与理想开关存在一定差异。主要表现为，正向导通时，相当于开关闭合，但两端仍有电位降落；反向截止时，相当于开关断开，存在反向电流。此外，二极管的Vth和IS都与温度有关。通常硅二极管的Vth值取0.7V，锗二极管取0.3V。２．二极管瞬态开关特性

电路处于瞬变状态下晶体管所呈现的开关特性。具体的说，就是晶体管在大信号作用下，由导通到截止或者由截止到导通时呈现的开关特性。理想二极管作开关时，在外加跳变电压作用下，由导通到截止或者由截止到导通都是在瞬间完成，没有过渡过程。DRvI＋－图3-1-3

理想二极管开关特性＋－vDiD(a)OvIt(b)OvDtOiDtVFVRVRIF图3-1-4

二极管瞬态开关特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr当t<t1时，二极管导通，导通电压为vD≈0.6~0.7V（以硅管为例），导通电流iD=IF=(VF－vD)/R≈VF/R。当t=t1时，vI由VF突变为－VR，由于存储电荷的存在，形成漂移电流，iD=(vI－vD)/R≈－VR/R，使存储电荷不断减少。从vI负跳变开始至反向电流降到0.9IR所需的时间，称为存储时间ts。在这段时间内，PN结维持正向偏置，反向电流IR近似不变。●存储时间图3-1-4

二极管瞬态开关特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr●经过ts时间后，反向电流使存储电荷继续消失，空间电荷区逐渐加宽，二极管转为截止状态。反向电流由IR减小至反向饱和电流值，这段时间称为下降时间tf。通常以从0.9IR下降到0.1IR所需时间确定tf。trr=ts+tf称为反向恢复时间。反向恢复时间是影响二极管开关速度的主要原因，是二极管开关特性的重要参数。下降时间反向恢复时间图3-1-4

二极管瞬态开关特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr●在t<t2期间，二极管反向截止，vD=－VR，iD=－IS，空间电荷区很宽。当t=t2时，vI由－VR突变为VF。由于二极管两端电压不能突变，电路中产生瞬时大电流(VR+VF)/R，二极管迅速导通，iD由(VR+VF)/R迅速下降到iD=IF=VF/R。从vI正向跳变到二极管正向导通称为二极管的正向恢复时间，通常用vD的上升时间tr来描述。与trr相比，正向恢复时间可忽略不计。上升时间DRVREF1＋－图3-1-5

限幅电平为VREF1的串联

下限限幅器及工作波形＋－vI(a)(b)OvIt＋－vOVREF1OvOtVREF1３．二极管开关应用电路

(1)限幅电路将输入波形的一部分传送到输出端，而将其余部分抑制掉。常用的有串（并）联上限、下限和双向限幅器。图3-1-5中，当vI>VREF1时，二极管导通，vO≈vI；当vI<VREF1时，二极管截止，vO=VREF1。这样就将输入波形中瞬时电位低于VREF1的部分抑制掉，而将高于VREF1的部分波形传送到输出端，实现了下限限幅的功能。演示D1R2VREF2＋－＋－vI(a)＋－vOD2R1VREF1＋－A图3-1-6

串联双向限幅器及其工作波形(b)OvOtVREF2VAvI串联双向限幅器（假设VREF1<VREF2）

vI=0时，A点电位为

vI≤VA时，D1截止，D2导通，vO≈VA。实现下限限幅，限幅电平为VA。

vI≥VREF2时，D1导通，D2截止，vO≈VREF2。实现上限限幅，限幅电平为VREF2。当VA<vI<VREF2时，D1、D2均导通，输出vO≈vI。DRVREF1＋－图3-1-7

并联下限限幅器及其工作波形＋－vI(a)(b)OvIt＋－vOOvOtVREF并联下限限幅器D1RVREF2＋－＋－vI(a)＋－vOD2VREF1＋－图3-1-8

并联双向限幅电路及其工作波形(b)OvOtVREF1vIVREF2并联双向限幅器演示DR图3-1-9

钳位电路及工作波形＋－vI(a)(b)OvIt＋－vOOvOtVmCVm－VmVmΔVΔVT1T2t1t2t3t4t5t6●

(2)钳位电路

将脉冲波形的顶部或底部钳定在某一电平上。图3-1-9中，设电容C初始电压为0，满足R>>rD(rD为二极管导通电阻)，时间常数τ1=rDC<<T1(输入脉宽)，时间常数τ2=RC>>T2(输入脉冲休止期)。在t1～t2期间，在vI由0正跳变至Vm时，由于电容两端电压不能突变，故vO正跳变至Vm，二极管导通，电容很快充电至Vm，vO很快下降到0。DR图3-1-9

钳位电路及工作波形＋－vI(a)(b)OvIt＋－vOOvOtVmCVm－VmVmΔVΔVT1T2t1t2t3t4t5t6●当t=t2时，vI由Vm负跳变至0，vO则由0跳变至－Vm。在t2～t3期间，二极管截止，电容通过电阻R放电，vO缓慢上升。上升值为：当t=t3时，vI由0正跳变至Vm，vO从(－Vm+ΔV)值上跳至ΔV。之后t3～t4期间二极管导通，C很快充电至Vm，vO迅速下降至0V。此后电路工作情况周期性重复。可见，输出波形的顶部被钳定在0V。DR图3-1-10

钳位电平为VREF

(－VREF)的钳位电路＋－vI(a)＋－vOCVREF＋－DR＋－vI(b)＋－vOCVREF－＋若需要改变钳位电平，可以在二极管D的支路中串接一个电源VREF。RC＋－vI＋－vOVCCRBT图3-1-11

基本单管共射电路3.1.2晶体三极管开关特性在脉冲与数字电路中，在大幅度信号作用下，晶体管交替工作于截止区与饱和区，作为开关元件使用。１．三极管稳态开关特性如图3-1-11所示基本单管共射电路。传输特性是指电路的输出电压与输入电压的函数关系。基本单管共射电路的传输特性曲线大体上分为三个区域：截止区、放大区和饱和区。图3-1-12

单管共射电路传输特性vI/VvO/V10500.511.5截止放大饱和

当vI<Vth时，工作于截止区。发射结和集电结均为反向偏置，即vB<vE，vB<vC。此时iB≈0，iC≈0，vO≈VCC。晶体管相当于开关断开。

当vI>Vth而小于某一数值（图中约为1V）时，工作于放大区。发射结正偏，集电结反偏，即vB>vE，vB<vC。此时iB、iC随vI的增加而增加，vO随vI的增加而下降。ΔvO/ΔvI>>1

当vI大于某一数值时，工作于饱和区。发射结和集电结均为正偏，即vB>vE，vB>vC。且iB满足：iB>IBS=(VCC－VCE(sat))/βRC此时，vO=VCE(sat)≈0；iC=(VCC－VCE(sat))/RC≈VCC/RC。晶体管C、E之间相当于开关闭合。在饱和型开关电路中，稳态时，当vI=VIL时，晶体三极管稳定工作于截止状态；当vI=VIH时，晶体三极管稳定工作于饱和状态。S=iB/IBS称为饱和系数，S越大，饱和深度越深。２．三极管瞬态开关特性当vI从－V跳变＋V时，晶体管不能立即导通，要经历一段延迟时间td和一个上升时间tr，iC才能接近于最大值ICS。ton=td+tr称为开通时间。Ot＋V－VvIOiCtOvOtontdtrtstftoff●●图3-1-13

三极管的瞬态开关特性tICS●●0.9ICS0.1ICS开通时间Ot＋V－VvIOiCtOvOtontdtrtstftoff●●图3-1-13

三极管的瞬态开关特性tICS●●0.9ICS0.1ICS关断时间当vI从＋V跳变－V时，晶体管也不能立即截止，要经历一段存储时间ts和一个下降时间tf，iC才逐渐下降到0。toff=ts+tf称为关断时间。

(1)晶体三极管由截止状态过渡到饱和状态的过程。可分为发射结由反偏至正偏和集电极电流形成两个阶段。12345x=0x=wNPNQBSnb(x)pc(x)QCSpe(x)图3-1-14

晶体三极管基区少子

浓度分布曲线发射结变为正偏，并逐渐形成集电极电流所需的时间，即为延迟时间td，其长短取决于晶体三极管的结构和电路工作条件。三极管结电容越小，td越短；三极管截止时反偏越大，td越长；正向驱动电流越大，td越短。发射结正偏后，集电极电流iC不断上升，达到0.9ICS所需时间即为上升时间tr。

tr的大小也取决于晶体三极管的结构和电路工作条件。基区宽度w越小，tr也越小；基极驱动电流越大，tr也越短。

(2)晶体三极管由饱和状态过渡到截止状态的过程。可分为驱散基区多余存储电荷及驱散基区存储电荷两个阶段。三极管稳定工作于饱和状态时，基区形成有多余存储电荷的累积QBS，当vI负向跳变时，QBS全部消失所需时间即为存储时间ts。饱和度越深，ts越长；基极反向驱动电流越大，QBS消失越快，ts越短。集电结两边多余存储电荷QBS和QCS全部消失后，集电结转向反偏，基极反向驱动电流使基区存储电荷QB开始消失，iC逐渐减小至0.1ICS所需时间即为下降时间tf。反向驱动电流越大，tf越短。RC－VBBvIvOVCCR1TCVL＋－R1R2R2－＋VBBBEVH＋－R1R2－＋VBBBE＋－VBE(sat)iBi1i2(a)(b)(c)●●●图3-1-15

晶体三极管反相器３．晶体三极管开关应用电路利用晶体三极管作开关，最常用、最基本的电路是反相器电路。当vI=VL时，可靠工作于截止状态；vI=VH时，可靠工作于饱和状态。当vI=VL时，为保证可靠截止，要求vBE≤0。可见，增大VBB，或增大R1、减小R2，对截止有利。三极管截止时，vO=VH=VCC。当vI=VH时，晶体三极管饱和，vO=VL=VCE(sat)≈0。增大R2、减小R1，对可靠饱和有利。由此可见，输出电压与输入电压反相，故称反相器。≤03.2

TTL集成逻辑门R6AVCCT4T3DR4T2R5R3T1BCR1R2●●Y图3-2-1

DTL与非门早期的双极型集成逻辑门采用的是二极管－三极管（DTL）形式。由于速度较低，发展成晶体管－晶体管电路（TTL）形式。目前国产的TTL集成电路有：

CT54/74系列（标准通用系列）；

CT54H/74H系列（高速系列）；

CT54S/74S系列（肖特基系列）；

CT54LS/74LS系列（低功耗肖特基系列）；3.2

TTL集成逻辑门3.2.1晶体管－晶体管逻辑门电路（TTL）3.2.2

TTL与非门的主要外部特性3.2.3

TTL或非门、异或门、三态输出门等3.2.4其他系列TTL门电路R4AVCCT4T3D4R2T2R3T1BCR1Y图3-2-2

CT54/74系列与非门3.2.1晶体管－晶体管逻辑门电路（TTL）

TTL与非门由三部分组成：多发射极晶体管T1和电阻R1构成电路的输入级，输入信号通过T1的发射结实现与逻辑；T2和电阻R2、R3组成中间级，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；T3、D4、T4和R4构成推拉式的输出级。１．基本工作情况R4AVCCT4T3D4R2T2R3T1BCR1Y图3-2-2

CT54/74系列与非门当输入信号A、B、C中至少有一个为低电平(0.3V)时，T1的基极电位约为1V，因此T2和T4均不会导通。VCC经R2驱动T3和D4，使之处于导通状态。因此输出电压vO为：由于基流iB3很小，可忽略不计，则即输出为高电平，有时称电路处于关态。R4AVCCT4T3D4R2T2R3T1BCR1Y图3-2-2

CT54/74系列与非门当输入信号A、B、C全部为高电平(3.6V)时，T1的基极电位升高，足以使T1集电结、T2和T4的发射结导通。T2的集电结电位约为1V，不能驱动T3和D4，使之处于截止状态。输出电压为：即输出为低电平，称电路

处于开态。由此可见，电路具有与非门的逻辑功能。T1T2T3D4T4输出高电平（关态）饱和截止导通导通截止输出低电平（开态）倒置工作饱和截止截止饱和表3-2-1

TTL门电路各晶体管工作状态２．推拉输出电路和多发射极晶体管的作用

推拉输出电路的主要作用是提高带负载能力。当电路处于关态时，输出级工作于射极输出状态，呈现低阻抗输出；当电路处于开态时，T4处于饱和状态，输出电阻也很低。因此在稳态时，电路均具有较低的输出阻抗，大大提高了带负载能力。

推拉输出电路和多发射极晶体管大大提高了电路的开关速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。vI/V3210123avO/VbcdeVNHVNLVILVoffVthVon图3-2-3

电压传输特性3.2.2

TTL与非门的主要外部特性１．电压传输特性

ab段：对应vI<0.6V，T1正向饱和导通，T2和T4处于截止状态，T3和D4导通，输出高电平(3.6V)。称为截止区，电路处于稳定的关态。

bc段：对应vI≈0.6～1.3V，T1正向饱和导通，T2导通，但T4处于截止状态。随着输入电压的上升，输出电压将近似线性下降。所以这一段称为线性区。

cd段：对应vI>1.3V，T4开始导通。当vI增加时，输出电压急剧下降，T3和D4趋向截止，T4趋向饱和，电路状态由关态转换为开态。这一段称为转折区。vI/V3210123avO/VbcdeVNHVNLVILVoffVthVon图3-2-3

电压传输特性

de段：随着vI增加，T1进入倒置工作状态，T3、D4进入截止，T4进入饱和，输出低电平近似为0.3V，电路进入稳定的开态。这一段称为饱和区。从电压传输特性曲线可以反映出TTL与非门的几个主要特性参数。

(1)输出逻辑高电平和输出逻辑低电平在电压传输特性曲线截止区的输出电压为输出逻辑高电平VOH，饱和区的输出电压为输出逻辑低电平VOL。

(2)开门电平(Von)和关门电平(Voff)及阈值电压(Vth)在保证输出为额定高电平(3V)的90%(2.7V)的条件下，允许的输入低电平的最大值，称为关门电平Voff；

在保证输出为额定低电平(0.35V)的条件下，允许的输入高电平的最小值，称为开门电平Von。一般Voff≥0.8V，Von≤1.8V。转折区的中点对应的输入电压称为TTL门的阈值电压Vth。一般Vth≈1.4V。

(3)抗干扰能力在集成电路中，经常以噪声容限的数值来定量地说明门电路的抗干扰能力。当输入为低电平时，为保证电路处于稳定的关态，输入低电平加上瞬态干扰信号不应超过关门电平Voff。因此允许的干扰容限为VNL=Voff-VIL，称为低电平噪声容限。当输入为高电平时，为保证电路处于稳定的开态，输入高电平加上瞬态干扰信号不应低于开门电平Von。因此允许的干扰容限为VNH=VIH-Von，称为高电平噪声容限。另外，随着温度的升高，输出高电平和输出低电平都会升高，阈值电压却降低。电源电压的变化主要影响输出高电平，对输出低电平影响不大。vI/V21012AiI/mAB图3-2-4

输入特性曲线CIIS２．TTL与非门输入特性输入特性是指输入电压和输入电流之间的关系曲线。图3-2-4中，输入电流iI以流出输入端为正方向。

AB段：vI<0.6V，T2和T4截止，T1深饱和，故变化规律为：

BC段：1.3V≤vI≤1.5V，T4开始导通，vB1被钳定在2.1V，T1工作于倒置状态。输入电流由正方向急剧转为反方向，约为10μA左右。之后，随着vI继续上升，iI还会有微小增加。输入端接地时流经输入端的电流IIS称为输入短路电流。T2R1RRiT1iIVCCVCCvI＋－图3-2-5

输入端经Ri接地的情况vI/V21012iI/mAP图3-2-6

用图解法说明Ri影响IISM●

输入端通过电阻Ri接地的情况：

vI=iIRi，用图解法分析，如图3-2-6所示。为了保证电路稳定工作在关态，必须使vI≤Voff，则设Voff=0.8V，R1=4kΩ，则Ri≤0.91kΩ。R4VCCT4T3DR2T2R3R1Y图3-2-7

Ri对TTL与非门在开态时的影响RT1iIiB1iB2iB4iR3Ri当TTL与非门开态工作时，T2和T4处于饱和状态，vB1被钳定在2.1V左右，故iB1不随Ri变化。为保证电路稳定工作于开态，vI=iIRi≥Von，而iI≈iB1－iB2，iB2要保证与非门在允许的灌流负载iO=NIIS情况下，T2和T4处于饱和状态。设灌流负载iO≈12mA，iB1≈0.725mA，iB2≈0.172mA，iI≈0.553mA，则Ri≥3.2kΩ。

Ri使得输入低电平提高，削弱了电路的抗干扰能力。

TTL与非门输入特性受外界温度和电源电压的影响。温度变化主要影响转折段（BC段），温度升高，则Vth减小，导致转折区左移。电源电压升高会使iI增加。R1RVCCVCCvI图3-2-8

多余输入端的连接＋－R1VCCvI＋－●多余输入端的处理：为了避免输入端拾取干扰，一般将多余输入端接高电平，或者与有用输入端并接。３．TTL与非门输出特性iO/mA31010vO/VA图3-2-9

TTL与非门输出特性B2203040iO/mA31010vO/V2203040(a)开态时(b)关态时

TTL与非门的输出特性反映输出电压vO与输出电流iO的关系。其中输出电流规定灌入电流为正方向。

(1)开态时：T4饱和。iO增加时，T4的饱和程度减轻，输出低电平略有增高，如图中的0A段，输出电阻约10～20Ω。AB段表示T4已脱离饱和区，输出低电平增加较大，不能正常工作。

(2)关态时：T4截止，T3、D4导通。负载电流为拉电流。输出电阻在100Ω左右。输出拉电流增加时，输出高电平减小。tPHLtPLH图3-2-10

延迟时间vIvO４．平均延迟时间由于晶体管开关时间的影响，门电路的输出和输入之间存在延迟，即导通延迟时间tPHL和截止延迟时间tPLH，平均延迟时间为它们的平均值：５．电源特性－－平均功耗和动态尖峰电流电路处于稳定开态时的空载功耗称为空载导通功耗。电源供给的总电流为空载导通功耗为PL=IELVCC，典型数值约为16mW。电路处于稳定关态时的空载功耗称为空载截止功耗。若忽略T3基极电流，电源供给的总电流为T1基极电流，即空载截止功耗为PH=IEHVCC，典型数值约为5mW。平均功耗为vI图3-2-11

电源动态尖峰电流tOiEtOIEHIELIEMIEM当输入电压由高电平变为低电平时，会出现T1、T2、T3、D4、T4同时导通的瞬间状态，电源电流出现瞬时最大值典型数值约为32mA，称为动态尖峰电流。IEM在一个周期内的平均值为iB1VH图3-2-12

输入漏电流VHVHNiβiIB1IB1+NiβiIB1iB1A(VL)B(VH)βiIB1βiIB1(a)(b)６．TTL与非门的其它主要参数

(1)输入漏电流IIH如图3-2-12所示，在接高电平输入端的总漏电流为(βi+βj)IB1。高电平输入端的漏电流是前级门电路的拉电流负载电流，漏电流太大会造成前级输出高电平下降。

(2)扇入、扇出系数扇入指输入端的个数。扇出系数NO指输出端最多能带同类门的个数。3.2.3

TTL或非门、异或门、三态输出门等１．TTL或非门输入(A,B)T1T1′T2T2′T3D4T4输出A=L，B=L饱和饱和截止截止导通导通截止HA=L，B=H饱和倒置截止导通截止截止饱和LA=H，B=L倒置饱和导通截止截止截止饱和LA=H，B=H倒置倒置导通导通截止截止饱和L表3-2-2

或非门工作状态VCCT4T3D4T2Y图3-2-13

TTL或非门电路T2′BAT1T1′

TTL或非门由输入级、中间级和推拉式输出级组成。其工作原理与TTL与非门类似，各晶体管工作状态如表3-2-2所示。２．TTL异或门VCCT9T8DT6Y图3-2-14

TTL异或电路BAT2T3T7T4T5T1●●●pxy根据已学知识不难看出：３．集电极开路的TTL与非门（OC门）BAY图3-2-15

非门的线与连接图示电路为两个非门的输出端直接连接的情况。其输出与输入间的关系为两个逻辑门输出端相连，可以实现两输出相与的功能，称为线与。在用门电路组合各种逻辑电路时，如果能将输出端直接并接，有时能大大简化电路。前面介绍的推拉式输出结构的TTL门电路是不能将两个门的输出端直接并接的。图3-2-16

两个与非门输出

直接相连接的情况VCCT4T3D4Y1VCCT4T3D4Y2T2VOHVOL如图3-2-16所示的连接中，如果Y1输出为高电平，Y2输出为低电平，由于推拉式输出级总是呈现低阻抗，因此将会有一个很大的负载电流流过两个输出级，该电流远远超过正常工作电流，甚至会损坏门电路。为了使TTL门能够实现线与，把输出级改为集电极开路的结构，简称OC门。图3-2-17

集电极开路的与非门

及其逻辑符号VCCT4YBAT1T2YBA&(a)(b)

OC门电路取消了典型TTL门电路中T3、D4的输出电路，在使用时外接一个电阻RL和外接电源V。只要电阻RL和电源V的数值选择恰当，就能保证输出的高、低电平符合要求，输出三极管T4的负载电流又不过大。图3-2-18表示了n个OC门并联使用的情况，其输出图3-2-18

n个OC门并联使用YBA&DC&JI&VCCRLn●···VCCT4T3D4T2Y图3-2-19

三态门电路及逻辑符号T111DPG1G2ABENENA&BENA&BYY(a)(c)(b)４．三态输出门（三态门）三态门是在普通门电路基础上，增加控制端和控制电路构成的。若EN为有效电平，三态门与普通门电路一致；否则，输出呈现高阻抗状态，输入与输出之间相当于断开。高电平有效低电平有效图3-2-20

三态门接成总线结构B1EN1&A1B2EN2&A2BnENn&An···三态门实现总线结构轮流定时地使各个EN端为1，可把各门的输出信号轮流传送到总线上。图3-2-21

用三态门实现

数据双向传输