4集成电路设计与制造工艺概述

第4章集成电路设计与制造工艺概述概要介绍主要设计和基本工艺硅晶圆与晶圆片一、集成电路设计按设计途径分：正向设计、反向设计按设计内容分：逻辑设计、电路设计工艺设计、版图设计主要分类指由电路指标、功能出发，最后由由电路进行版图设计正向设计仿制原产品，确定工艺参数，推出更先进的产品。反向设计根据设计途径不同分类正向设计的设计流程为：根据功能要求画出系统框图，划分成子系统(功能块)进行逻辑设计，由逻辑图或功能块功能要求进行电路设计，由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图工艺设计（如原材料选择，设计工艺参数、工艺方案，确定工艺条件、工艺流程）。如有成熟的工艺，就根据电路的性能要求选择合适的工艺加以修改、补充或组合。这里所说的工艺条件包含源的种类、温度、时间、流量、注入剂量和能量、工艺参数及检测手段等内容。反向设计（也称逆向设计）的设计流程为：第一步，提取横向尺寸。主要内容：打开封装放大、照相提取复合版图，拼复合版图提取电路图、器件尺寸和设计规则电路模拟、验证所提取的电路画版图。第二步，提取纵向尺寸。用扫描电镜等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向尺寸和纵向杂质分布。第三步，测试产品的电学参数。电学参数包括开启电压、薄膜电阻、放大倍数、特征频率等。逆向设计在提取纵向尺寸和测试产品的电学参数的基础上确定工艺参数，制订工艺条件和工艺流程。根据设计内容不同分类04020103逻辑设计电路设计工艺设计版图设计电路设计抽象级别结构级系统级晶体管级器件物理级9前端设计后端设计集成电路设计流程设计目标芯片系统级设计电路原理图设计行为级/寄存器级/门级/晶体管级电路设计与仿真划分功能模块，系统级仿真功能与性能指标电路版图设计后仿真布局布线，规则验证寄生参数测试模拟集成电路设计数字集成电路设计10模拟集成电路设计模拟电路设计晶体管级原理图设计SPICE仿真按照规格要求，选用已用于工业的成熟模块，略微修改、组合成满足规格要求的电路。布局布线(Layout)物理规则验证(DRC:DesignRuleCheck)与电路图一致性验证(LVS:Layoutvs.Schematic)寄生参数提取(PE:ParasiticalExtraction)后仿真GDSII文件CMOS、双极(Bipolar)、Bi-CMOS11数字集成电路设计流程数字电路设计Verilog/VHDL进行行为级功能设计行为级功能仿真综合(Synthesis)门级verilog仿真布局布线(LAYOUT)物理规则验证(DRC:DesignRuleCheck)与电路图一致性验证(LVS:Layoutvs.Schematic)GDSII文件CMOS

(ComplementaryMetalOxideSemiconductor)12集成电路设计EDA工具介绍EDA—ElectronicDesignAutomation--电子设计自动化。集成度提高，设计的复杂度越来越高。提高设计效率，减少设计周期。工作平台公司、高校：工作站，Unix、Linux操作系统；高校、个人学习：PC机，Linux操作系统；极少使用Windows操作系统。Unix,Linux操作系统：开放、安全、稳定、可靠、免费使用。13工作站平台上的主流EDA软件CadenceEDA软件数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具AnalogArtist；射频模拟工具SpectreRF；版图编辑器VirtuosoLayout；布局布线工具Preview；版图验证工具Dracula等14SynopsysEDA软件以它的综合工具而称著。综合平台DCUltra布局布线系统Apollo-II三维全芯片参数提取Star-RCXT层次化物理验证Hercules门级静态时序分析PrimeTime高质量的IP库DesignWareLibrary自动测试向量生成TetraMAXATPG。。。。。。。。。15MentorgraphicsEDA软件具有EDA全线产品，包括：仿真工具Eldo、ModelSim等;

验证工具Calibre

系列；IC设计工具icstudio；FPGA设计系统;IC测试软件FastScan

、DFT、DFM等;PCB设计系统16ZeniEDA软件

九天（Zeni）系统是熊猫（Panda）系统的改进版，由我国在80年代后期自主开发，面向全定制和半定制大规模集成电路设计的EDA工具软件。覆盖了集成电路设计的主要过程，包括：基于语言的和基于图形的设计输入，各个级别的设计正确性的模拟验证（ZeniVDE）；交互式的物理版图设计（ZeniPDT）；版图正确性验以及CAD数据库（ZeniVERI）。17SilvacoEDA软件工艺计算机辅助设计(TCAD);基于PDK(制造验证工艺设计工具

)的定制ICCAD设计工艺仿真和器件仿真；SPICE模型的生成和开发；互连寄生参数的极其精确的描述；基于物理的可靠性建模以及传统的CAD。18MentorGraphics的特色从市场占有来看，Cadence的强项产品为IC版图设计和服务，Synopsys的强项产品为逻辑综合,MentorGraphics的强项产品为PCB设计和深亚微米IC设计验证和测试等。Mentor的网站：

19版图与制版

设计与工艺制造之间的接口是版图。版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关。制版的目的就是产生一套分层的版图掩模，为将来进行图形转移，即将设计的版图转移到硅片上去做准备。版图与棍图图4.6.1棍图与版图的关系（a）电路图（b）一种棍图（c）另一种棍图NMOS晶体管版图N阱工艺CMOS反相器版图版图设计规则在版图设计中，要遵守版图设计规则。所谓版图设计规则，是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条间的最小间距、最小套刻间距等。设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。

设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。设计要求

设计与验证平台：MentorGraphics的集成电路设计与验证系列软件。工艺：采用mentor自带的0.13µm工艺库，p衬底n阱。26版图设计实例设计目标（1）设计一个带两级输出缓冲器的时钟发生器（单元名称：clkgenbuf）。

两级缓冲器由两个倒相器串联而成，要求第一级倒相器的pmos宽长比为10:1，nmos为5:1，第二级倒相器的nmos宽长比为20:1，nmos为10:1。buffinv1inv227设计目标（1）时钟发生器clkgen由一个两输入与非门和四级倒相器串联而成。该电路中的pmos宽长比为10:1，nmos为5:1。最后一级倒相器的输出反馈到与非门的一个输入，与非门的另一输入为外部触发信号trigger。triggerclkgeninv1inv1inv1inv1nand228将两级缓冲器接到时钟发生器的输出端则构成带两级输出缓冲器的时钟发生器。triggerbuffclkgenclkgenbuf原理图Outinv1inv2inv1inv1inv1inv1nand2思考：如果希望增大本设计中的输出信号的周期，可以如何修改电路？29303132设计目标（2）

设计一款只读存储器芯片（ROM），它能够存储16个字节，每个字节8位。选项一：这个ROM可以作为查找表，实现Y=A3×B2，其中，A、B为0~3的整数（两位二进制数）。则此ROM存储的内容为：33位7位6位5位4位3位2位1位0字000111001字110011100字201011000字310001100字401010010字500000000字600110101字710110000字810000101字901101100字1011001000字1110100100字1210010000字1301001010字1401110110字1511111111选项二：存储的内容：34ROM储存阵列译码器输出缓冲译码器存储阵列35译码器波形版图36设计目标（3）

设计一个运算放大器，采用0.35um，p型衬底，n阱的CMOS工艺。要求pmos宽长比为40:1，nmos为20:2。3738二、集成电路制造基本工艺指在晶圆表面形成薄膜的加工工艺。这些薄膜可以是绝缘体、半导体或导体。它们由不同材料组成，是使用多种工艺生产或淀积的。掺杂就是用人为的方法，将所需要的杂质，以一定的方式掺入到半导体基片规定的区域内，并达到规定的数量和符合要求的分布。集成电路中的光刻是把掩模版上的图形转换到硅片表面上的一种工艺。热处理是简单地将晶圆加热和冷却来达到特定结果的工艺过程。热处理过程中晶圆上没有增加或减去任何物质，另外，会有一些污染物和水汽从晶圆上蒸发。薄膜制备光刻掺杂热处理1.薄膜制备在半导体器件中广泛使用各种薄膜，例如：作为器件工作区的外延薄膜；实现定域工艺的掩蔽膜；起表面保护、钝化和隔离作用的绝缘介质薄膜；作为电极引线和栅电极的金属及多晶硅薄膜等。1.薄膜制备制作薄膜的材料很多：半导体材料如硅和砷化镓；金属材料有金和铝；无机绝缘材料二氧化硅、磷硅玻璃、氮化硅、三氧化二铝；半绝缘材料多晶硅和非晶硅等。此外，还有目前已用于生产并有着广泛前途的聚酰亚胺类有机绝缘树脂材料等。制备这些薄膜的方法很多，概括起来可分为间接生长（如气相外延、热氧化和化学气相淀积）和直接生长（如真空蒸发、溅射和涂敷等）两类。金属化工艺

金属化工艺主要是完成电极、焊盘和互连线的制备。用于金属化工艺的材料有金属铝、铝-硅合金、铝-铜合金，重掺杂多晶硅和难熔金属硅化物等。金属化工艺是一种物理气相淀积，需要在高真空系统中进行，常用的方法有真空蒸发法和溅射法。（a）淀积一层金属铝（b）刻蚀不需要的铝金属化工艺氧化工艺

氧化工艺就是制备二氧化硅（SiO2）层。二氧化硅是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应。它在集成电路加工工艺中有许多作用，（1）在MOS电路中作为MOS器件的绝缘栅介质，是MOS器件的组成部分；（2）扩散时的掩蔽层，离子注入的阻挡层（有时与光刻胶、Si3N4层一起使用）；（3）作为集成电路的隔离介质材料；（4）作为电容器的绝缘介质材料；（5）作为多层金属互连层之间的介质材料；（6）作为对器件和电路进行钝化的钝化层材料。氧化工艺有热氧化法、化学气相淀积法、热分解淀积法和溅射法。2.光刻与刻蚀（图形转换）（a）曝光（b）显影（c）腐蚀（d)去胶3.掺杂

将需要的杂质掺入特定的半导体区以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等。掺杂工艺分扩散和离子注入两种。1、扩散扩散掺杂就是利用原子在高温下的扩散运动，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布，所以也称为扩散掺杂。一般施主杂质元素有磷（P）