半导体物理与器件+第4章-MOS场效应晶体管市公开课一等奖省赛课获奖课件

MOS场效应晶体管MOSFieldEffect

TransistorMetal-Oxide-SemiconductorFieldEffectTransistor第1页4.1MOS管结构、工作原理和输出特征4.1.1MOS场效应晶体管结构4.1.2基本工作原理和输出特征4.1.3MOS场效应晶体管分类4.2MOS场效应晶体管阈值电压4.2.1MOS管阈值电压定义4.2.2MOS管阈值电压表示式4.2.3非理想条件下阈值电压4.2.4影响阈值电压其它原因4.2.5阈值电压调整技术4.3MOS管直流电流-电压特征4.3.1MOS管线性区电流-电压特征4.3.2MOS管饱和区电流-电压特征4.3.3亚阈值区电流-电压特征4.3.4MOS管击穿区特征及击穿电压4.4MOS电容及MOS管瞬态电路模型4.4.1理想MOS结构电容-电压特征4.4.2MOS管瞬态电路模型-SPICE模型4.5MOS管交流小信号参数和频率特征4.5.1MOS场效应管交流小信号参数4.5.2MOS场效应晶体管频率特征4.6MOS场效应晶体管开关特征4.6.1MOS场效应晶体管瞬态开关过程4.6.2开关时间计算4.7MOS场效应晶体管二级效应4.7.1非常数表面迁移率效应4.7.2体电荷效应对电流-电压特征影响4.7.3MOS场效应晶体管短沟道效应4.7.4MOS场效应晶体管窄沟道效应4.8MOS场效应晶体管温度特征4.8.1热电子效应4.8.2迁移率随温度改变4.8.3阈值电压与温度关系4.8.4MOS管几个主要参数温度关系第2页场效应管：利用输入回路电场效应来控制输出回路电流三极管;一个载流子参加导电，又称单极型(Unipolar)晶体管。原理：利用改变垂直于导电沟道电场强度来控制沟道导电能力而实现放大作用;第四章MOS场效应晶体管双极晶体管：参加工作不但有少数载流子，也有多数载流子，故统称为双极晶体管第3页特点单极型器件(靠多数载流子导电)；输入电阻高：可达1010(有资料介绍可达1014）以上、抗辐射能力强

；制作工艺简单、易集成、热稳定性好、功耗小、体积小、成本低。OUTLINE第4页4.1MOS场效应晶体管结构、工作原理和输出特征

栅极Al(Gate)源极(Source)漏极(Drain)绝缘层SiO2(Insulator)保护层表面沟道(Channel)衬底电极(Substrate)OhmiccontactMOS管结构两边扩散两个高浓度N区形成两个PN结以P型半导体作衬底第5页通常，MOS管以金属Al(Metal)

SiO2(Oxide)

Si(Semicond-uctor)作为代表结构基质：硅、锗、砷化镓和磷化铟等栅材：二氧化硅、氮化硅、和三氧化二铝等制备工艺：MOSFET基本上是一个左右对称拓扑结构，它是在P型半导体上生成一层SiO2薄膜绝缘层，然后用光刻工艺扩散两个高掺杂N型区，从N型区引出电极。结构：环形结构、条状结构和梳状结构第6页基本结构参数----电容结构沟道长度沟道宽度栅绝缘层厚度tOX

扩散结深衬底掺杂浓度NA

+表面电场MOSFETFundamentalsD-S

间总有一个反接PN结产生垂直向下电场第7页MOS管工作原理

栅压从零增加，表面将由耗尽逐步进入反型状态，产生电子积累。当栅压增加到使表面积累电子浓度等于或超出衬底内部空穴平衡浓度时，表面到达强反型，此时所对应栅压称为阈值电压UT

。感应表面电荷吸引电子电场排斥空穴正常工作时偏置第8页强反型时，表面附近出现与体内极性相反电子导电层称为反型层——沟道，以电子导电反型层称做N沟道。感应表面电荷一个经典电压控制型器件电流通路——从漏极经过沟道到源极第9页UGS=0,

UDS≠0，漏端PN结反偏，反偏电流很小——器件截止

UGS≠0,

UDS≠0，表面形成沟道，漏区与源区连通，电流显著；——器件导通

zeroappliedbias源极和漏极之间一直有一个PN结反偏，IDS=0分析：第10页漏-源输出特征

下面分区讨论各区特点曲线与虚线交点为“夹断点”夹断区(截止区)恒流区(放大区或饱和区)预夹断轨迹可变电阻区击穿区第11页（1）截止区特征（UGS

<UT开启电压）外加栅电压UGS在表面产生感应负电荷，伴随栅极电压增加，表面将逐步形成耗尽层。但耗尽层电阻很大，流过漏—源端电流很小，也只是PN结反向饱和电流，这种工作状态称为截止状态。Operation

Modes第12页（2）线性区特征（UGS

≥UT）——曲线OA段当UGS

UT后，表面形成强反型导电沟道，若加上偏置电压UDS

，载流子就经过反型层导电沟道，从源端向漏端漂移，由漏极搜集形成漏-源电流IDS。UGS增大，反型层厚度亦增厚，因而漏-源电流线性增加。表面形成反型层时，反型层与衬底间一样形成PN结，这种结是由表面电场引发;——场感应结

UDS不太大时，导电沟道在两个N区间是均匀;第13页（3）沟道夹断——曲线A点表面强反型形成导电沟道时，沟道展现电阻特征，漏-源电流经过沟道电阻时，将在其上产生电压降。栅绝缘层上有效电压降从源到漏端逐步减小，UDS很大时，降落在栅下各处绝缘层上电压不相等，反型层厚度不相等，因而导电沟道中各处电子浓度不相同；UDS较大时，靠近D区导电沟道变窄。导电沟道展现一个楔形沿沟道有电位梯度绝缘层内不一样点电场强度不一样,左高右低第14页当电压继续增加到漏端栅绝缘层上有效电压降低于表面强反型所需阈值电压UT

时，漏端表面反型层厚度减小到零，即漏端处沟道消失，只剩下耗尽区，这就是：沟道夹断。使漏端沟道夹断所需加漏-源电压UDS称为饱和漏-源电压(UDsat)，对应电流I称为饱和漏-源电流(IDsat)。沟道夹断条件UDS=UGS

UT

UDS+UT=UGS

第15页（4）饱和区特征——曲线AB段继续增加UDS比UDsat大得多时,(UDS

UDsat)将降落在漏端附近夹断区上,夹断区将随UDS增大而展宽,夹断点将随UDS增大而逐步向源端移动,导电沟道有效厚度基本不再改变，栅下面表面被分成反型导电沟道区和夹断区两部分。沟道中载流子不停地由源端向漏端漂移，当抵达夹断点时，马上被夹断区强电场扫入漏区，形成漏极电流。漏源电流基本上不随UDS增大而上升。

第16页（5）击穿特征——曲线BC段当UDS到达或超出漏端PN结反向击穿电压时，漏端PN结发生反向击穿；第17页转移特征(输入电压-输出电流)当UGS

UT时，伴随UGS增加，沟道中导电载流子数量增多，沟道电阻减小，在一定UDS作用下，漏极电流上升。UGS

UT后，进入亚阈值区工作，漏极电流很小。MOS晶体管转移特征：漏源极电流IDS随栅源电压UGS变化曲线，反应控制作用强弱平方律关系管子工作于放大区时函数表示式UTN，开启电压截止，夹断区第18页4.1.3MOSFET分类

依据导电沟道起因和沟道载流子类别可分成4种;1、N沟道和P沟道MOS场效应晶体管加上漏-源偏压后，输运电流电子从源端流向漏端。导电载流子是N型导电沟道中电子;漏-源偏压为正，相当于NPN晶体管集电极偏压；制作在P型衬底上，漏-源区为重掺杂N+区；N沟道MOS场效应晶体管第19页栅极施加负压时，表面出现强反型而形成P型导电沟道;传输电流导电载流子是空穴;在漏-源电压作用下，空穴经过P型沟道从源端流向漏端;制作在N型衬底上，漏-源区为重掺杂P+区漏-源偏压为负，相当于PNP晶体管集电极偏置电压;P沟道MOS场效应晶体管第20页增强型和耗尽型

按零栅压时(UGS＝0),是否存在导电沟道来划分；UGS

=0时，不存在导电沟道，漏源间被背靠背PN结二极管隔离，即使加上漏源电压，也不存在电流，器件处于“正常截止状态”；增强型器件第21页当衬底杂质浓度低,而SiO2层中表面态电荷密度又较大，在零栅压时，表面就会形成反型导电沟道，器件处于导通状态;要使沟道消失，必须施加一定反向栅压，称为阈值电压(夹断电压)；二者差异：在于耗尽型管二氧化硅绝缘层中掺有大量碱金属正离子(如Na++或K++)，会感应出大量电子。耗尽型器件第22页电路中电学符号——教材有误

类型衬底漏源区沟道载流子漏源电压阈值电压N沟增强型PN+电子正UT

>0耗尽型UT<0P沟增强型NP+空穴负UT<0耗尽型UT>0第23页4.2决定阈值电压原因

4.2.1阈值电压定义

①阈值电压——在漏-源之间半导体表面处感应出导电沟道所需加在栅电极上电压UGS

。②表示MOS管是否导通临界栅-源电压。③工作在饱和区时，将栅压与沟道电流关系曲线外推到零时所对应栅电压；④使半导体表面势US=2,为衬底半导体材料费米势，US大小相当于为使表面强反型所需加栅电压。外推UDS≠0第24页4.2.2阈值电压相关原因阈值电压——表面出现强反型时所加栅-源电压；强反型——表面积累少子浓度等于甚至超出衬底多子浓度状态；US≥

P型衬底N沟强反型时能带图金属栅板上面电荷密度表面态电荷密度导电电子电荷面密度表面耗尽层空间电荷面密度衬底掺杂浓度NB

EF+-电荷分布ChargeDistributionStrongInversionbandbendingsurfacepotential第25页InversionregionDepletionregionNeutralsregionBanddiagram(p-typesubstrate)IdealMOSCurvesOxideSemiconductorsurfaceP-typesilicon第26页表面强反型时，表面耗尽层(surfacedepletion-layer)宽度到达最大电荷密度也到达最大值电中性条件要求反型层(inversionlayer)电子只存在于极表面一层，简化为理想条件下阈值电压忽略氧化层中表面态电荷密度理想情况下，表面势完全产生于外加栅极电压外加栅压

栅氧化层上电压降

(向衬底方向厚度)第27页栅氧化层单位面积电容

到达强反型条件US=2

F

可得理想阈值电压为实际阈值电压栅压为零时，表面能带已经发生弯曲,平带电压表面态电荷影响栅源电压栅电压为Flatbandcondition第28页阈值电压为N沟平衡状态时阈值电压

衬底掺杂浓度越高，阈值电压也越高;金属—半导体功函数差越大，阈值电压越高;N沟，P型衬底中Ei

EF，因而

F为正;漏-源电压UDS

=0时，表面反型层中费米能级和体内费米能级处于同一水平，NMOS管第29页4.2.3非理想条件下阈值电压

在MOS结构中，当半导体表面形成反型层时，反型层与衬底半导体间一样形成PN结，这种结是由半导体表面电场引发，称为感应结。当漏-源电压UDS

=

0时，感应PN结处于平衡状态，表面反型层和体内费米能级处于同一水平。第30页UBS=0，UDS

0时非平衡状态下阈值电压反型沟道U(y)UBS=0，UDS

0时沟道压降直接加到反型层与衬底所组成场感应结上，使场感应结处于非平衡状态。沟道反型层中少子费米能级EFn与体内费米能级EFP将不再处于同一水平；Non-equilibriumCondition第31页结两边费米能级之差EFP

EFn=qU(y)表面势则增大US=2

F

+U(y)表面耗尽层宽度也伴随外加电压增大而展宽耗尽层最大电荷密度非平衡状态下阈值电压NMOS管UBS

=0第32页UBS

0时阈值电压假定外加UGS已使表面反型，加在衬-源之间UBS使场感应结承受反偏，系统进入非平衡状态，引发以下两种改变：①场感应结过渡区两种载流子准费米能级不重合。②表面耗尽层厚度及电荷面密度随UBS改变而改变。对照其它PN结反偏电压，假定：①衬底多子准费米能级不随体内到表面距离改变，保持为常数。②场感应结过渡区少子准费米能级与衬底多子准费米能级隔开一段距离，在P型衬底中是（N沟道）（P沟道）第33页此时：阈值电压增量

NMOS管增量

N沟道MOS有：PMOS管增量

第34页由此能够看出：|

UT|正比于tOX

及

，NB为衬底掺杂浓度。⑴NMOS场效应晶体管QBm<0，⊿UTn>0，PMOS场效应晶体管QBm>0，⊿UTn<0，所以增加偏衬电压使器件向增强型改变；⑵时，正比于⑶第35页为了描述阈值电压随衬偏电压改变，人们定义了衬偏调制系数：已知：普通需要UT随UBS改变愈小愈好，为了满足这一要求，需要选择低掺杂衬底和减薄二氧化硅层厚度。第36页衬底偏置电压UBS对UT影响阈值电压伴随衬底偏置电压增大而向正值方向漂移。衬底杂质浓度愈高，阈值电压漂移愈大。比如：衬底杂质浓度N=1014cm

3，阈值电压漂移量也不到1V，但当衬底杂质浓度增大到N=1017cm

3时，即使衬底偏置电压只有5V，阈值电压漂移量却到达7V之多。第37页4.2.4影响阈值电压其它原因

1．栅SiO2厚度对阈值电压影响栅氧化层电容COX愈大，阈值电压绝对值愈小

增大栅电容关键是制作薄且致密优质栅氧化层，厚度大都为100～150nm；选取介电系数更大材料作栅绝缘层，如Si3N4介电系数是6.2；必须先将硅层上生长（50～60nm）SiO2层作为过渡层，然后再生长Si3N4层；第38页2．功函数差影响电子亲和能功函数差随衬底杂质浓度改变而改变，但改变范围不大，如衬底杂质浓度由1015cm

3改变到1017cm

3时，其改变值只略大于0.1V。功函数差越大，阈值电压越高；选择功函数差低材料，如多晶硅等栅极材料。在选择功函数差低材料基础上，适当降低衬底杂质浓度NB，减小栅下面SiO2厚度。第39页3．表面态电荷密度QSS影响普通工艺条件下，表面态电荷密度在1011～1012cm

2范围内。这时若栅氧化层厚度tOX

=150nm，则表面态电荷密度由1011cm

2改变到1012cm

2，阈值电压改变能够到达6V之多。表面态电荷密度1要制得N沟增强型器件，能够用适当提升衬底杂质浓度方法来实现(曲线向右部分)；UT>0UT<0第40页4．衬底杂质浓度影响UBS=0衬底杂质浓度愈低，表面耗尽层空间电荷对阈值电压影响愈小。在结构已选定、工艺稳定条件下，能够经过调整衬底掺杂浓度及二氧化硅层厚度来控制阈值电压。阈值电压增量

第41页4.2.5阈值电压调整技术

当代MOS器件工艺中，已大量采取离子注入技术经过沟道注入来调整沟道杂质浓度，以满足阈值电压要求。改变沟道掺杂注入剂量，就能控制和调整器件阈值电压。离子注入调整阈值电压——选取低掺杂材料作为衬底，采取适当步骤向PMOS或NMOS管沟道区注入一定数量与衬底导电类型相同或相反杂质，从而将阈值电压调整到期望数值上。向沟道区注入杂质离子，既可做成表面沟器件（惯用），也能够形成隐埋沟道。注入离子实际上是在足够大衬底面积上进行扫描。离子注入后热退火以及后续工艺步骤中热处理都会使注入杂质扩散。第42页1．用离子注入掺杂技术调整阈值电压

注入剂量原始衬底掺杂浓度离子注入浓度平均值注入浓度分布深度（1）浅注入注入深度远小于表面最大耗尽层厚度（2）深注入深度大于强反型下表面最大耗尽区厚度，表面反型层及表面耗尽区全都分布于杂质浓度均匀区域第43页（3）中等深度注入dS小于表面最大耗尽区厚度，但二者大小能够比拟情形衬偏调制系数：浅注入浅深注入第44页中等深度注入实际工艺中多半采取较轻易实现中等深度注入，当UBS

2.6V时，最大表面耗尽层厚度小于注入深度，属于深注入情形，只有UBS

2.6V时，最大表面耗尽层厚度才会大于注入深度。为了取得良好特征，采取这种方式注入时，应适当地减小注入深度dS。第45页2．用埋沟技术调整MOS管阈值电压（1）埋沟MOS管特征注入较浅，Xj（注入结深度）较小器件，外加UGS数值足够大，半导体表面随UGS在耗尽和弱反型区改变时沟道开始夹断，夹断以后再增加UGS数值，器件一直是截止︱UBS︱较小时，∣UGS︱增大到表面强反型时沟道还未夹断，从此继续增加UGS，因为表面耗尽区不再扩展，沟道不可能夹断，任意UGS之下MOS场效应晶体管一直是导通开始夹断ID≠0UDS

0UDS

0耗尽型第46页（2）采取埋沟技术控制MOS管阈值电压大小漏端附近纵向沟道区体积元衬底表面耗尽区厚度沟道厚度PN结空间电荷沟道夹断条件XS

+Xn=Xj

PN结空间电荷区宽度与外加电压关系沟道厚度为0埋沟——预先深度控制导电沟道；第47页对于结构已定器件，用埋沟技术就能够控制器件沟道是夹断或是夹不停情况，从而得到不一样转移特征；用埋沟技术，能够减弱UBS对阈值电压影响。第48页4.3MOS管直流电流-电压特征

定量分析电流-电压特征，一级效应6个假定：①漏区和源区电压降能够忽略不计；②在沟道区不存在复合-产生电流；③沿沟道扩散电流比由电场产生漂移电流小得多；④在沟道内载流子迁移率为常数；⑤沟道与衬底间反向饱和电流为零；⑥缓变沟道近似成立，即跨过氧化层垂直于沟道方向电场分量EX与沟道中沿载流子运动方向电场分量EY无关。沿沟道方向电场改变很慢。第49页4.3.1线性区电流-电压特征

沟道从源区连续地延伸到漏区电子流动方向为y方向U(y)沟道三个参数：长度L、宽度W和厚度d在沟道中垂直方向切出一个厚度为dy薄片来，阻值为：在该电阻上产生压降为：第50页依据：所以第51页引进增益因子

当UDS比较小时线性关系管导通电阻

线性工作区直流特征方程当UDS很小时，IDS与UDS成线性关系。UDS稍大时，IDS上升变慢，特征曲线弯曲。（电压除电流）第52页4.3.2饱和区电流-电压特征漏-源电压增加，沟道夹断时（临界）——IDS不在改变，进入饱和工作区漏-源饱和电压漏-源饱和电流继续增加UDS，则沟道夹断点向源端方向移动，在漏端将出现耗尽区，耗尽区宽度Xd伴随UDS增大而不停变大(耗尽区向左扩展)；沟道漏端已夹断nMOSFET第53页当UDS增大时，将随之增加。这时实际有效导电沟道长度已从L变为L’，实际上工作区电流不是不变，对应漏-源饱和电流在N型沟道中运动电子抵达沟道夹断处时，被漏端耗尽区电场扫进漏区形成电流；沟道调制系数沟道长度调变效应：漏-源饱和电流伴随沟道长度减小而增大效应。第54页当栅压UGS稍微低于阈值电压UT时，沟道处于弱反型状态，流过漏极电流并不等于零，这时工作状态处于亚阈值区，流过沟道电流称为亚阈值电流。此时漏-源电流主要是扩散电流：电流流过截面积A

亚阈值电流4.3.3亚阈值区电流-电压特征n(x)为电子浓度第55页依据电流连续性改变，电子浓度在沟道中线性分布为：亚阈值电流是：第56页近似方法有效沟道厚度指数改变当栅极电压低于阈值电压时，电流随栅极电压呈指数改变。在亚阈值区，当漏极电压分别为0.1V及10V时，电流改变趋势无显著差异。栅压（向下纵深）第57页用栅极电压摆幅S来标志亚阈值特征，它代表亚阈值电流IDS减小一个数量级对应栅-源电压UGS下降量;当管栅氧化层厚度为570Å，衬底掺杂浓度为5.6

1016cm

3时，使电流减小一个数量级所需栅极电压摆幅S为83mV（UBS=0V）、67mV（UBS=3V）及63mV（UBS

=10V）。Subthresholdswings显然，影响S原因很多，二氧化硅厚度，栅电容和衬底杂质浓度等。第58页4.3.4击穿区特征及击穿电压两种不一样击穿机理解释：1、漏区与衬底之间PN结雪崩击穿；2、漏和源之间穿通。击穿原因:BUDS

漏-源击穿电压第59页1、漏-源击穿机理（1）栅调制击穿——主要发生在长沟道管MOS管中，有以下几个特点对实际器件测量，发觉有以下特点：①源-漏PN结结深为l.37

m管，普通BUDS

=25～40V，低于不带栅电极孤立漏PN结雪崩击穿电压。器件去除栅金属后，BUDS可上升到70V。②衬底电阻率高于10

cm时，BUDS与衬底掺杂浓度无关，而是决定于漏-源结深、栅氧化层厚度及UGS

。③栅调制击穿最主要特征是BUDS受UGS控制，当│UGS││

│UT│，器件导通时，BUDS随│UGS│增大而上升，而在截止区│UGS│<│UT│，UGS愈往正方向变化，BUDS愈降低。第60页衬底掺杂浓度不过高，转角区(冶金结与Si-SiO2界面交点处)电场比体内强得多，即可到达雪崩击穿临界场强而击穿；平面工艺制造PN+结曲面结界面交点处栅氧化层tOX

栅电极UDG

=UDS

UGS

NMOS衬底漏P第61页（2）沟道雪崩倍增击穿分析表明：从沟道进入夹断区载流子大部分在距表面0.2～0.4

m次表面流动，漏-衬PN结冶金结附近电场最高，到达和超出雪崩击穿临界电场强度时，击穿就发生了。特点：对于NMOS场效应晶体管漏源击穿特征，在UGS>UT

导通区，BUDS随UGS增加而下降，而且展现软击穿，不一样与栅调制击穿。在UGS<U

T截止区，随UGS

增加BUDS下降，而且展现硬击穿，与栅调制击穿相同。第62页（3）“NPN管”击穿——衬底电阻率高短沟道NMOS管发射区基区集电区寄生NPN管共发射极击穿:原因是沟道夹断区强场下载流子倍增和转角区载流子倍增，衬底电流产生压降经衬底极加到源极上；假定UBS

=0，这一压降使源PN结正偏(发射结正偏)，漏PN结(集电结)出现载流子倍增，进入“倍增-放大”往复循环过程，造成电压下降（热击穿），电流上升。发射结集电结第63页主要特征：展现负阻特征

导通状态下UGS愈高，则漏-源击穿电压BUDS愈低;该情况只发生在，高电阻率短沟道NMOS场效应管负阻特征能引发二次击穿UDSID第64页（4）漏-源穿通机构及漏-源穿通电压BUDSP

——输出端沟道表面漏结耗尽区宽度漏极电压UDS增大时，漏结耗尽区扩展，使沟道有效长度缩短；当Xdm扩展到等于沟道长度L时，漏结耗尽区扩展到源极，便发生漏-源之间直接穿通。穿通电压第65页当MOS管沟道很短时，漏-源穿通电压才可能起主要作用。当UGS

UT

=0时，简化NB为衬底掺杂浓度。穿通电压与沟道长度L平方成正比。沟道长度越长，穿通电压越高，即：不易穿通。第66页2、最大栅-源耐压BUGS——（输入端）破坏性击穿是由栅极下面SiO2层击穿电压决定；SiO2发生击穿临界电场强度：EOX（max）=8

106V／cm，厚度为tOXSiO2层击穿电压如，tOX

=1500Å，则BUGS=120V。实际栅-源之间击穿电压，比计算值低。第67页4.4MOS电容及瞬态电路模型(简述)

电容包含：MOS电容；极间电容；CGS、CGD、CGB、CBD、CBS等瞬态电路模型：由MOS电容、MOS场效应晶体管沟道电流源和MOS场效应晶体管寄生二极管构建瞬态电路模型。是SPICE模型中最基本模型，也是电路分析模拟、开关特征研究中最基本模型。第68页4.4.1理想MOS结构电容—电压特征

1、MOS结构电容组成

假设理想MOS结构没有金属和半导体之间功函数差，氧化层是良好绝缘体，几乎没有空间电荷存在，Si-SiO2界面没有界面陷阱，外加栅压UG

一部分降落在氧化层（UOX）上，另一部分降落在硅表面层（US），所以UG

=UOX

+US

。第69页电容等效电路结构电容

氧化层电容表面空间电荷层电容其中单位面积电容

Xdm——表面空间电荷层厚度第70页2、低频信号不一样工作条件下电容改变规律

栅压归一化电容

+-C-VCurves阈值电压第71页（1）多子表面堆积状态——图中AB段栅压为负值时，多子(空穴)表面堆积，表面电容CA取代CS可得多子表面堆积状态下“归一化”电容负栅压UG比较大时，US是比较大负值，分母第二项趋于零。C/COX

=1，即C=COX

，电容是不随栅偏压改变，总电容就等于SiO2层电容。Accumulation第72页（2）平带状态——图中BC段，C点栅偏压绝对值逐步减小时，US也变得很小，空穴堆积减弱，使得C/COX随表面势|Us|减小而变小；当UGS

=0时，曲线C点——平带点

平带电容平带状态归一化电容C点位置与衬底掺杂浓NA及SiO2厚度有亲密关系。第73页（3）表面耗尽状态——图中CD段栅极上加正偏，但未出现反型状态，表面空间电荷区仅处于耗尽状态，耗尽层电容表面刚耗尽时耗尽层归一化电容电容随栅压平方根增加而下降，耗尽状态时，表面空间电荷层厚度Xdm随偏压UG增大而增厚，CD则越小，C/COX也就越小；Depletion第74页（4）表面反型状态——图DE段栅极加正偏增大，表面出现强反型层，表面空间电荷区耗尽层宽度维持在最大值Xdm，表面空间电荷层电容表面出现强反型层归一化电容当US正值且较大时，大量电子堆积到表面，C/COX

=1图中EF段——C=COX

Inversion

第75页1、交流瞬态模型结构

栅源电容栅漏电容栅衬电容栅源覆盖电容

栅漏覆盖电容

衬漏寄生电容衬源寄生电容源极材料电阻材料串联电阻沟道电流寄生二极管电流4.4.2瞬态电路模型（SPICE模型）建立

MOS场效应晶体管中电荷存放效应，对MOS场效应晶体管及MOS电路交流以及瞬态特征有决定性作用。覆盖电容：栅区和源、漏区对应覆盖区域之间电容第76页2、交流瞬态模型参数

（1）寄生电流参数沟道电流IDS已确定，两个寄生PN结二极管电流UBS、UBD为衬-源和衬-漏寄生PN结二极管电压（2）寄生势垒电容第77页AS和AD分别为源和漏结底面积，CJ为源或漏对衬底结单位面积零偏置电容，PS和PD分别为源结和漏结周长，CJSW为源或漏侧面单位周长零偏置电容，mJ为源或漏底面积结梯度系数，mJSW为源或漏侧面结梯度系数，UBJ为衬底结自建势。第78页（3）电荷存放产生栅沟电容参数

栅-衬覆盖电容栅-源覆盖电容栅-漏覆盖电容L、W为沟道长度和宽度；CGS0和CGD0分别为单位沟道宽度上栅-源和栅-漏覆盖电容，CGB0为单位沟道长度上栅-衬底覆盖电容;第79页3、极间电容随工作条件发生改变（1）在截止区

沟道还未形成，栅-沟道电容CGC等于栅对衬底电容CGB

UGS增加，表面开始反型，CGB伴随UGS增大而减小≤

多子表面堆积状态平带状态第80页（2）在线性区沟道已经形成，CGC=CGS+CGD

在UDS=0时，UGD=UGS，（3）在饱和区沟道中载流子电荷不随漏极电压改变而改变，CGD等于零，临界饱和时，沟道开始夹断，UDS

=UGS

UT

，第81页4.5交流小信号参数和频率特征

小信号(Smallsignal)特征——在一定工作点上，输出端电流IDS微小改变与输入端电压UGS微小改变之间有定量关系，是一个线性改变关系；小信号参数——不随信号电流和信号电压改变常数；假定：在任意给定时刻，端电流瞬时值与端电压瞬时值间函数关系与直流电流、电压间函数关系相同。第82页4.5.1交流小信号参数

1．跨导

gm

反应外加栅极电压(Input)改变量控制漏-源电流(Output)改变量能力转移特征改变率输出电流/输入电压gm=tgα在UDS一定条件下，栅电压每改变1V所引发漏-源电流改变。第83页跨导标志MOS场效应晶体管电压放大本事与电压增益

KV关系跨导越大，电压增益也越大，跨导大小与各种工作状态相关。跨导越大，管子越好。负载电阻RL

输出电阻输出电压/输入电压第84页（1）线性区跨导gml

在线性工作区，当UDS

UDsat时，gml

=

UDS

测量结果表明，当UGS增大时gml下降。gml随UDS增加而略有增大，（2）饱和区跨导gms在饱和工作区，当UDS

UDsat时，基本上与UDS无关。提升gml和gms方法：增大管子沟道宽长比W/L，减薄氧化层厚度等，提升载流子迁移率，适当增大栅极工作电压UGS

增益因子第85页（3）衬底跨导gmb源与衬间加上反偏UBS，会影响流过沟道漏-源电流，将UDS换成UDsat，即饱和区衬底跨导；UDS愈高和|UBS|愈低时，gmb数值愈大。为取得高衬底跨导，需要选取高表面迁移率材料，设计大沟道宽长比和使用高掺杂衬底材料。输出电流/源衬电压第86页2．漏-源输出电导gd

（1）线性工作区当UDS较小时，饱和工作区跨导在UGS不太大时，gdl与UGS成线性关系。输出电阻1/gdl随UGS增大而减小。

当漏-源电流较大时，gdl与UGS线性关系不再维持，是因为电子迁移率随UGS增加而减小。伴随UDS增大，输出电流/输出电压第87页（2）饱和区在理想情况下，IDS与UDS无关。饱和工作区gds应为零，即输出电阻为无穷大。——曲线平坦实际管，饱和区输出特征曲线总有一定倾斜，使输出电导不等于零，即输出电阻不为无穷大，有两个原因。①沟道长度调制效应第88页当UDS

UDsat时，沟道有效长度缩短当（UGS

UT）增大时，gm也增大。当UDS增加时，gds也增大，使输出电阻下降。第89页②漏极对沟道静电反馈作用当UDS增大时，漏端N+区内束缚正电荷增加，漏端耗尽区中电场强度增大。漏区一些电力线会终止在沟道中，这么，N型沟道区中电子浓度必须增大，从而沟道电导增大；若管沟道长度较小，即漏-源之间间隔较小，导电沟道较大部分就会受到漏极电场影响；假如衬底材料电阻率较低，漏-衬底以及沟道-衬底之间耗尽区较窄，静电反馈影响就较小。这种效应是指衬底低掺杂，沟道短情况下，漏衬PN结耗尽区宽度以及表面耗尽区宽度与沟道长度可比拟时，漏区和沟道之间将出现静电耦合，漏区发出场强线中一部分经过耗尽区中止于沟道，致使反型层内电子数量增加现象;第90页3．串联电阻对gm和gd影响（1）对跨导影响外接串联电阻RS——源区体电阻、欧姆接触及电极引线等附加电阻；RS影响后跨导跨导将减小RS起负反馈作用，能够稳定跨导。假如RSgm很大，深反馈情况，跨导与器件参数无关。源区第91页（2）对输出电导影响RD

在线性工作区受RS及RD影响有效输出电导串联电阻RD和RS会使跨导和输出电导变小，应尽可能降低漏极和栅极串联电阻。第92页4.5.2MOS管频率特征

宽带简化电路模型输源电容栅漏电容输出电容Cin是栅-漏电容CGD与栅-源电容CGS并联CO是漏-源电容CDS与衬-漏PN结势垒电容CBD并联CGS输入电容第93页1．截止频率fT理想情况——忽略栅-漏电容CGD以及漏极输出电阻rD

，

Cin≈CGS

截止频率

T——流过CGS上交流电流上升到恰好等于电压控制电流源（gmUGS）电流时（电压放大倍数等于1）频率

T

=

2

fT

在饱和工作区时与沟道长度L平方成反比，沟道短管fT会更高。第94页长沟MOS管，沟道刚夹断时沟道区横向电场载流子渡过沟道区L所需要时间为渡越时间

，，

假如

减小沟道长度L是提升截止频率主要伎俩。第95页2．最高工作频率fMfM

——功率增益等于1时频率；栅-沟道电容CGC

当栅-源之间输入交流信号之后，从栅极增加流进沟道载流子分成两部分，其中一部分对栅-沟道电容CGC充电，另一部分径直经过沟道流进漏极，形成漏-源输出电流。当信号频率

增加，流过CGC信号电流增加，从源流入沟道载流子用于增加栅沟道电容充电部分，直至

增大到足够大，使全部沟道电流用于充电，则漏极输出信号为0，即流入电容CGC电流等于输入信号引发沟道电流时频率

是管最高工作频率

M。第96页管跨导愈大，最高工作频率愈高；栅极-沟道电容CGC愈小，最高工作频率也愈高;管高频优值

gm/CGC——衡量管高频特征，比值愈高，高频特征愈好。提升fM，从结构方面应该使沟道长度缩短到最低程度，也必须尽可能增大电子在沟道表面有效迁移率

n。硅材料电子迁移率

n比空穴迁移率

p大。n

M

=

2

fM

第97页4.6MOS管开关特征(Switching

feature)开关状态——管主要工作在两个状态，导通态和截止态；两种开关特征——本征与非本征开关延迟特征；本征延迟：载流子经过沟道传输所引发大信号延迟；非本征延迟：被驱动负载电容充-放电以及管之间RC延迟；MOS管用来组成数字集成电路，如组成触发器、存放器、移位存放器等等。组成集成电路功耗小、集成度高。第98页4.6.1MOS管瞬态开关过程开关等效电路开和关状态转换即在截止区和可变电阻区间往返切换，且受UGS控制非本征开关过程

(外部状态影响)电阻负载倒相器负载电阻负载电容电源IDS阶跃信号(方波)第99页（1）开经过程

延迟时间上升时间延迟过程——输入栅压UGS增加，信号UG(t)向栅电容CGS和CGD充电，伴随栅压增加，经过一定延迟，栅电容CGS上栅压到达阈值电压UT时，输出电流开始出现；上升过程——UGS超出UT时，进入线性工作区，UG(t)使反型沟道厚度增厚，电流开始快速增大；在上升时间tr结束时，电流到达最大值，栅压到达UGS2；延迟UT理想开波形UGS2为何输入方波，而实际如此改变？第100页（2）关断过程储存时间下降时间储存过程——去掉栅压，栅电容CGS放电，栅压UGS下降，当UGS下降到上升时间结束时栅压UGS2时，电流才开始下降；也是管退出饱和时间；下降过程——储存时间结束后，UGS继续放电，栅压UGS从UGS2深入下降，反型沟道厚度变薄，电流快速下降，当UGS小于UT后，管截止，关断过程结束；延迟理想关波形UTUGS2第101页非本征开关时间栅峰值电压输入电容电流脉冲发生器内阻开通和关断时间近似相等ton=toff

非本征开关时间受负载电阻RL、负载电容CL、栅峰值电压UGG以及电容和电阻影响，减小栅电容及电阻值是很主要。4.6.2MOS管瞬态开关时间计算

第102页本征延迟开关过程

定义：本征延迟过程时间是栅极加上阶跃电压，使沟道导通，漏极电流上升到与导通栅压对应稳态值所需要时间。载流子渡越沟道长度，该过程与传输电流大小和电荷多少相关，与载流子漂移速度相关，漂移速度越快，本征延迟过程越短。第103页在线性区，UDS→0时，本征开通延迟时间饱和区本征开通延迟时间减小沟道长度是减小开关时间主要方法；沟道不太长，本征开通延迟时间较短。如L=5

m，

n

=60cm2/（V·s）NMOS管，UDS

=UGS

UT=5V时，tch只有111ps。普通说来，若沟道长度小于5

m，则开关速度主要由负载延迟决定。对于长沟管，本征延迟与负载延迟可相比拟，甚至超出。第104页4.7MOS管二级效应——理想结果修正

二级效应——非线性、非一维、非平衡等原因对I-V特征产生影响，它们包含：非常数表面迁移率效应、体电荷效应、短沟道效应、窄沟道效应等。4.7.1非常数表面迁移率效应

实际情况，MOS管表面载流子迁移率与表面粗糙度、界面陷阱密度、杂质浓度、表面电场等原因相关。电子表面迁移率范围为550～950cm2/（V·s），空穴表面迁移率范围为150～250cm2/（V·s），电子与空穴迁移率比值为2～4。在低栅极电压情况下测得，即UGS仅大于阈值电压1～2V。第105页当栅极电压较高时，发觉载流子迁移率下降，这是因为UGS较大时，垂直于表面纵向电场也较大，载流子在沿沟道作漂移运动时与Si-SiO2界面发生更多碰撞，使迁移率下降。经验数据表明，在低电场时是常数，电场到达0.5～1

105V/cm时，迁移率开始下降。然而：迁移率下降结果表明：饱和工作区，漏-源电流随UGS增加不按平方规律；线性工作区，对于UGS较大情况下曲线汇聚在一起；已知：原因：第106页迁移率随纵向电场增大而降低规律在线性工作区非常数表面迁移率效应使迁移率下降，使电流-电压特征变差。低电场时迁移率电场下降系数经过氧化层纵向电场第107页4.7.2体电荷效应

在MOS场效应管电流-电压关系计算时候，理想条件下沟道下面厚度近似不变，电荷密度QBm(x)基本上和位置无关。当UDS增加，尤其是当UDS靠近于UDsat时，沟道下面耗尽层厚度显著不为常数，这时必须考虑体电荷改变影响。表面开始强反型表面势表面耗尽层内单位面积上电离受主电荷密度沟道方向有电压降第108页表面强反型条件反型区电荷简单模型估算电流偏高20%～50%，而且UDSat也偏大。通常在电流小于最大值20%时，两种模型结果基本相符衬底掺杂浓度降低后，体电荷影响减弱依据书本241页式子4-52推理没有考虑体电荷改变第109页4.7.3短沟道效应——L影响

假如沟道长度缩短，源结与漏结耗尽层厚度可与沟道长度比拟时，沟道区电势分布将不但与由栅电压及衬底偏置电压决定纵向电场EX相关，而且与由漏极电压控制横向电场EY也相关。短沟道效应——在沟道区出现二维电势分布以及高电场，会造成阈值电压随L缩短而下降，亚阈值特征降级以及因为穿通效应而使电流饱和失效；此时，缓变沟道近似不成立，二维电场分布造成阈值电压随沟道长度改变。第110页沟道长度缩短，沟道横向电场增大时，沟道区载流子迁移率改变与电场相关，最终使载流子速度到达饱和。当电场深入增大时，靠近漏端处发生载流子倍增，从而造成衬底电流及产生寄生双极型晶体管效应，强电场也促使热载流子注入氧化层，造成氧化层内增加负电荷及引发阈值电压移动、跨导下降等第111页1、短沟道MOS管亚阈值特征实践发觉：当沟道缩小时，因为漏沟静电反馈效应，阈值电压UT显著减小。标准N沟MOS制作工艺：衬底为（100）晶面P型硅片，栅氧化层取一定厚度，用X射线光刻方法得到长度从1～10

m多晶硅栅，它们宽度均为70

m，漏和源区由砷离子注入及随即退火工艺形成。依据注入能量及退火条件，可得到从0.25～1.56

m不一样结深，接触金属采取铝制作。第112页显然：1、亚阈值电流与漏极电压UD无关，2、图中表现为实线（UD=1.0V）与虚线（UD=0.5V）偏离，但当沟道长度从7

m变短为1.5

m情况，亚阈值电流与UD关系变显著。第113页显然：1、当衬底掺杂浓度较低（）时，器件偏离长沟道特征也变显著，即使在L=7

m时，实线与虚线也已开始分离。2、当L=1.5

m时，长沟道特征几乎全部消失，器件甚至不能“截止”了，由图能够得出，沟道缩小时，UT

显著减小。第114页2、最小沟道长度Lmin

当MOS场效应晶体管管氧化层厚度为100～1000Å，衬底掺杂浓度为1014～1017cm

3，结深为0.18～1.5

m，漏极电压直到5V，由此可得到下述表示含有长沟道亚阈值特征