数字时钟的仿真设计

LastupdatedontheafternoonofJanuary3,2021LastupdatedontheafternoonofJanuary3,2021数字时钟的仿真设计数字时钟的仿真设计一、功能要求（1）设计一个具有时分秒的十进制数字显示的计时器。（2）具有手动校时、校分的功能。（3）通过开关能实现小时的十二进制和二十四进制转换。（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响5声。二、总体方案设计电路设计框图分计数器分计数器时计数器秒计数器译码器译码器译码器校时电路秒信号发生器数码管显示数码管显示数码管显示图1电路整体框图子模块具体设计在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。图图2六十进制计数器子电路时计时电路及显示部分由两片十进制同步加法计数器74LS160级联产生，采用的是同步置数法，u1输出端为0011（十进制为3）与u2输出端0010（十进制为2）经过与非门接两片的置数端。图图3二十四进制计数器子电路校时电路校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。当开关A,B闭合，C,D断开时，电路进行正常的计时工作；当开关A,B断开，C,D闭合时，就可以自动进行校时。当然也可以手动校准时间，这是需要不断地闭合、断开开关，每次只改变一个数。其中C是校时开关,D是较分开关，开关E用来控制秒得校准，断开时，秒显示为0。三、整体电路原理图整体电路共分为五大模块：脉冲产生部分、计数部分、译码部分、显示部分、校时部分。主要由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路构成。数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。图图4整体电路图四、仿真结果振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。仿真分析开始前可双击仪器图标打开仪器面板。准备观察被测试波形。按下程序窗口右上角的启动／停止开关状态为1，仿真分析开始。若再次按下，启动／停止升关状态为0，仿真分析停止。电路启动后，需要调整示波器的时基和通道控制，使波形显示正常。为了便于观察特把频率加大。由图可见，所设计的电路可以产生方波。（1）启动仿真电路，可观察到数字时钟的秒位开始计时，计数到60后异步清零，并进位到分计时电路。（2）观察到数字时钟的分为开始计时，计数到60后异步清零，并进位到时计时电路。（3）开关J1可控制时计时电路的二十四进制或十二进制计数方式的选择。单击控制键“空格”，可实现计数方式的转换。（4）控制键“A”“B”、“C”可控制将校时所用2HZ时钟脉冲直接引入时、分、秒计数器，从而实现校时、校分、校秒功能。图图5(a)产生1kHz的脉冲波形图5(b)产生1Hz的脉冲波形图5(b)产生1Hz的脉冲波形五、结论由震荡器、秒计数器、分计数器、时计数器、BCD-七段显