数字电子技术 第六版 课件 10ch5 在系统可编程逻辑器件（ISP-PLD）

第10章可编程逻辑器件10.5在系统可编程逻辑器件(ISP-PLD)10.5.1ISP器件简介10.5.2ISP的组成结构与模块功能10.5.3ISP器件开发系统简介10.5.1

ISP器件简介

它是一种不用编程器、也不用把芯片从用户的系统板上取下来就可以对芯片编程的可编程逻辑器件。按集成密度分低密度ISP-PLD，如ispGAL16V8。高密度isp-HDPLD，又称为复杂在系统可编程逻辑器件（ispCPLD),ispLSI1016。10.5.2

isp1016

的结构与模块功能由两个宏块、一个全局布线区和一个时钟分配网络组成。每个宏块中含8个通用逻辑块（GLB）、一个输出布线区、一个输入总线和18个引脚。

全局布线区(又称集总布线区，即GlobalRoutingPool，简称GRP)，是可编程连线网络，通过它将芯片内各逻辑块和输入信号相互连接。

宏块的结构图

宏块主要由8个通用逻辑块GLB、一个输出布线区ORP、一个16位数据输入总线、2个直接输入端（IN0、IN1）和16个I/O单元组成。此外还有一个输出使能控制的乘积项OE，图中未画出。宏块的结构（megablock）通用逻辑块(即GenericLogicBlock，简称GLB)，是ispLSI/pLSI

芯片内部的基本逻辑单元，是最关键的部件，系统的逻辑功能主要由它来实现。GLB的结构框图与阵列控制逻辑乘积项共享阵列来自GRP的输入乘积项复位时钟直接输入输出到GRP、ORP或I/O四输出逻辑宏单元2162044一个GLB的功能相当于半个GAL16V8，但比GAL更强。因为乘积项共享阵列是在GAL固定或阵列的基础上增加了可编程共享阵列而构成，通过编程可使乘积项共享，最多可获得全部乘积项之和，因而比GAL更灵活。宏块的结构（megablock）I/O单元结构图OE数据选择器MUX1用于选择I/O单元的三种模式：

当选择码为11时，MUX1输出低电平，输出三态缓冲器处于禁止状态，此时I/O单元为输入模式；当选择码为00

时，MUX1输出高电平，输出三态缓冲器处于使能状态，此时I/O单元为输出模式；当选择码为01

或10

时，MUX1的输出由输出使能乘积项OE控制，以决定I/O单元为输入模式或为输出模式，此时I/O单元为双向I/O模式。宏块的结构（megablock）I/O单元结构图OE

MUX2、MUX3用于对GLB的输出方式和输出极性进行控制。

MUX4用于对输入方式进行控制。

MUX5、MUX6用于对时钟进行选择和极性控制。宏块的结构（megablock）I/O单元的模式宏块的结构（megablock）10.5.3

ISP器件的开发过程

一、ISP器件开发流程

二、ISP器件的开发系统ISP器件开发系统由硬件和软件两部分组成。它的硬件部分包括一台计算机和一条编程电缆。计算机用于运行编程软件，编程电缆用于将JEDEC文件（熔丝图文件）下载到用户系统板上的芯片中。组成的开发系统如下图：三、ISP器件的开发软件半导体器件生产公司都有自己的开发平台软件，如Lattice公司的开发软件是ispEXPERTsystem，Altera公司的开发软件是MAX-plusⅡ

，这些软件互不兼容，但他们都运行在windows系统上，容易学习，使用方便。这些软件可采用VHDL语言或输入原理图编写源文件，软件还具有强大的逻辑仿真和时序仿真功能，检查设计是否正确，提高了设计的成功率。本章小结PLD由与阵列、或阵列和输入输出电路组成。输入电路主要产生输入变量的原变量和反变量，并提供一定的输入驱动能力，与阵列用于产生逻辑函数的乘积项，或阵列用于获得积之和，因此，从原理上讲，可编程逻辑器件可以实现任何组合逻辑函数。输出电路可提供多种不同的输出结构，其中可包含触发器，从而使PLD也能实现时序逻辑功能。PLD根据可编程部位不同，分为半场可编程和全场可编程器件。PROM、PAL和GAL只有一种阵列可编程，称为半场可编程逻辑器件，PLA的与阵列和或阵列均可编程，称为全场可编程逻辑器件。全场可编程器件由于技术复杂，价格昂贵，加上编程软件不够成熟，因此使用很少。而半场可编程器件简单、经济、编程软件丰富且成熟，因而应用广泛，其中最为常用的是GAL。GAL具有可重复编程和输出可组态的优点。PLD采用PROM工艺的称为一次可编程器件(又简称OTP芯片，OTP是OnlyTimeProgrammable的缩写)，如PAL等器件。采用E2PROM工艺的为可重复编程的可编程器件，如GAL、ISP-PLD系列器件等。ISP-PLD不需要编程器，可直接对用户板上的器件进行编程，可在不改动硬件电路的情况下，实现对产品的改进和升级。它由于具有集成密度高、工作速度快、编程方法先进、设计