电子工程师面试题

嵌入式面试

电子工程师面试题整理

2OI（）-OS-O2（W:11:2S问：r*「，，大中小

汉王笔试

下面是一些基本的数字电路知识问题，请简要回答之。

a）什么是Setup和Holdup时间?

b）什么是竞争与冒险现象？怎样判断？如何消除？

0请画出用D触发器实现2倍分频的逻辑电路？

d）什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求？

e）什么是同步逻辑和异步逻辑？

D请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、

所存器/缓冲器）。

g）你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

2、可编程逻辑器件在现代电子设计中越来越重要，请问：

a）你所知道的可编程逻辑器件有哪些？

b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

6利浦一大唐笔试归来

1,用逻辑们和emos电路实现ab+cd

2.用一个二选一mux和一个inv实现异或

3.给了reg的setup.hold时间，求中间组合逻辑的delay范围。

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发

器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升

沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足set叩time,这个数据就

不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间

是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时holdtime不够，数据同

样不能被打入触发器。

4.如何解决亚稳态

5.用verilog/vhdl写一个Mb控制器

6.用verilog/vddl检测stream中的特定字符串

信威dsp软件面试题〜

）DSP和通用处理器在结构上有什么不同，请简要画出你熟悉

的一种DSP结构图

2）说说定点DSP和浮点DSP的定义（或者说出他们的区别）

3）说说你对循环寻址和位反序寻址的理解

4）请写出【一8,71的二进制补码，和二进制偏置码。

用Q15表示出0.5和-0.5

扬智电子笔试

第一题：用mos管搭出一个二输入与非门。

第二题：集成电路前段设计流程，写出相关的工具。

第三题：名词IRQ,BIOS,USB,VHDL,SDR

第四题:unix命令cp-r,rm,uname

第五题：用波形表示D触发器的功能

第六题：写异步D触发器的verilogmodule

第七题：WhatisPCChipset?

第八题：用传输门和倒向器搭一个边沿触发器

第九题：画状态机，接受1,2,5分钱的卖报机，每份报纸5分钱。

华为面题

（硬件）

全都是几本模电数电信号单片机题目

1.用与非门等设计全加法器

2.给出两个门电路让你分析异同

3.名词:sram,ssram,sdram

4.信号与系统:在时域与频域关系

5.信号与系统:和4题差不多

6.晶体振荡器，好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期..

-）

7.串行通信与同步通信异同，特点，比较

8.RS232C高电平脉冲对应的TTL逻辑是?（负逻辑?）

9.延时问题，判错

10.史密斯特电路，求回差电压

11.VCO是什么，什么参数（压控振荡器?）

12.用D触发器做个二分颦的电路.又问什么是状态图

13.什么耐奎斯特定律，怎么由模拟信号转为数字信号

14.用D触发器做个4进制的计数

15.那种排序方法最快？

一、研发（软件）

用C语言写一个递归算法求N!；

给一个C的函数，关于字符串和数组，找出错误；

防火墙是怎么实现的？

你对哪方面编程熟悉？

新太硬件面题

接着就是专业题目啦

（1）d触发器和d锁存器的区别

（2）有源滤波器和无源滤波器的原理及区别

（3）sram,falshmemory,及dram的区别？

（4）iir,fir滤波器的异同

（5）冒泡排序的原理

（6）操作系统的功能

（7）学过的计算机语言及开发的系统

（8）拉氏变换和傅立叶变换的表达式及联系。

（续）11.23

模拟电路中国电子开发网2Y2w4duO_b/C8k

1、基尔霍夫定理的内容是什么？中国电子开发网md#U*fT}3[*~}

基尔霍夫定律包括电流定律和电压定律

电流定律：在集总电路中，任何时刻，对任--节点，所有流出节点的支路电流的代数和恒等

于零。

电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。

描述反馈电路的概念，列举他们的应用。

反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和

非线性失真，有效地扩展放大器的通频带，自动调节作用。

电压负反馈的特点：电路的输出电压趋向于维持恒定。

电流负反馈的特点：电路的输出电流趋向于维持恒定。

有源滤波器和无源滤波器的区别

无源滤波器：这种电路主要有无源元件R、L和C组成

有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定

的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做

得很高。

数字电路

,PS(adTG0h同步电路和异步电路的区别是什么？中国电子开发网#cBp3T3Dn%R

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的

状态的变化都与所加的时钟脉冲信号同步。中国电子开发网4v!fc&FO{-]$g+AS*O

异步电路：电路没有统•的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触

发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

8KF!'0ho02、什么是"线与”逻辑，要实现它，在硬件特性上有什么具体要求？中国电子开

发网)Z,Bl"qu4gH{7w

将两个门电路的输出端并联以实现与逻辑的功能成为线与。中国电子开发网I。V4ni"[X

M+K

在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。中国电子开发网PT(lz4I

~pI*N

由于不用OC门可能使灌电流过大，而烧坏逻辑门。中国电子开发网q7VlTlm*vx7zO{八14

3、解释setup和holdtimeviolation,画图说明,并说明解决办法。(威盛VIA2003.il.06上海

笔试试题)中国电子开发网+Mum-qV,~

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的

时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有

效)T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能

被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

gMb|0fliroC/AO保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。

如果holdtime不够，数据同样不能被打入触发器。

&Oa2k4Y(j产c7ko建立时间(SetupTime)和保持时间(Holdtime),建立时间是指在时钟边沿

前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的

时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分

别被称为建立时间裕量和保持时间裕量。

“ElZk"}61b;kX04、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）中国电

子开发网J.o（SI!t7z

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫

竞争。

产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

名词：SRAM、SSRAM、SDRAM

SRAM：静态RAM

DRAM：动态RAM

SSRAM：SynchronousStaticRandomAccessMemory同步静态随机访问存储器。它的一种类

型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制

信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据

输入和输出都由地址的变化控制。

SDRAM：SynchronousDRAM同步动态随机存储器

6、FPGA和ASIC的概念，他们的区别。（未知）

答案：FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个

用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门

阵列等其它ASIC（ApplicationSpecificIC）相比，它们又具有设计开发周期短、设计制造成本

低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。

什么叫做OTP片、掩膜片，两者的区别何在？

nf:}4N3_OOTPmeansonetimeprogram,■■次性编程

cBDA6ML6'0MTPmeansmultitimeprogram,多次性编程

9A1Yz#PvjOOTP（OneTimeProgram）是MCU的--种存储器类型中国电子开发网」8QFFl$v

O*]o

MCU按其存储器类型可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM

等类型。

MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；

中国电子开发网+BqME0o”I3Nlb;plp

FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的

应用场合或做开发用途；中国电子开发网3v&U#k-O#\x]

OTPROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定

灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。

单片机上电后没有运转，首先要检查什么？

首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是

电源电压，例如常用的5V。

接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，

看是否正确。

然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头

的“X10”档。另一个办法是测量复位状态下的10口电平，按住复位键不放，然后测量10口

（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为

晶振没有起振。

另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用

外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器

可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只

一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源

滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个O.luF的电容会有所改善。如

果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定

时，就可以并上电容试试（越靠近芯片越好）。

模拟电路

1、基尔霍夫定理的内容是什么？（仕兰微电子）

2、平板电容公式（C=£S/4;tkd）。（未知）

3、最基本的如三极管曲线特性。（未知）

4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）

5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的

优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失

真，有效地扩展放大器的通频带，自动调节作用）（未知）

6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）

7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）

8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）

9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特

别是广泛采用差分结构的原因。（未知）

10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）

11、画差放的两个输入管。（凹凸）

12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运

放电路。（仕兰微电子）

13、用运算放大器组成一个10倍的放大器。（未知）

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的

rise/fall时间。（Infineon笔试试题）

15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R

上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤

波器。当RC«T时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）

16、有源滤波器和无源滤波器的原理及区别（新太硬件）

17、有一时域信号S=V0sin（2pif0t）+Vlcos（2piflt）+V2sin（2pif3t+90）,当其通过低通、带通、高

通滤波器后的信号表示方式。（未知）

18、选择电阻时要考虑什么？（东信笔试题）

19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P

管还是N管，为什么？（仕兰微电子）

20、给出多个mos管组成的电路求5个点的电压。（Infineon笔试试题）

21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其

优缺点。（仕兰微电子）

22、画电流偏置的产生电路，并解释。（凹凸）

23、史密斯特电路，求回差电压。（华为面试题）

24、晶体振荡器，好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期….）（华为

面试题）

25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）

26、VCO是什么，什么参数（压控振荡器）（华为面试题）

27、锁相环有哪几部分组成？（仕兰微电子）

28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）

29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）

30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未

知）

31、一电源和一段传输线相连（长度为L,传输时间为T）,画出终端处波形，考虑传输线无

损耗。给出电源电压波形图，要求绘制终端波形图。（未知）

32、微波电路的匹配电阻。（未知）

33、DAC和ADC的实现各有哪些方法？（仕兰微电子）

34、A/D电路组成、工作原理。（未知）

35、实际工作所需要的一些技术知识（面试容易问到）。如电路的低功耗，稳定，高速如何做

到，调运放，布版图注意的地方等等，一般会针对简历上你所写做过的东西具体问，肯定会

问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样

了，不好说什么了。（未知）

数字电路

1、同步电路和异步电路的区别是什么？（仕兰微电子）

2、什么是同步逻辑和异步逻辑？（汉王笔试）

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

3、什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc

门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

4、什么是Setup和Holdup时间？（汉王笔试）

5、setup和holdup时间，区别.（南山之桥）

6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。（未知）

7、解释setup和holdtimeviolation,画图说明，并说明解决办法。（威盛VIA

2003.11.06上海笔试试题）

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的

时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有

效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能

被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指

触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果holdtime不够，数据同样

不能被打入触发器建立时间（SetupTime）和保持时间（Holdtime）。建立时间是指在时钟边沿

前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的

时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现

metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，

那么超过量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子）

9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫

竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：

一是添加布尔式的消去项，二是在芯片外部加电容。

10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）

常用逻辑电平：12V,5V,3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V

之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL

接到CMOS需要在输出端口加一上拉电阻接至IJ5V或者12V。

1k如何解决亚稳态。（飞利浦一大唐笔试）

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚

稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平

上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无

用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

12、IC设计中同步复位与异步复位的区别。（南山之桥）

13、MOORE与MEELEY状态机的特征。（南山之桥）

14、多时域设计中，如何处理信号跨时域。（南山之桥）

15>给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦一大唐笔试）

Delay<period-setup-hold

16、时钟周期为T,触发器DI的建立时间最大为Tlmax,最小为Timin。组合逻辑电路最大

延

迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华

为）

17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决

定最大时钟的因素，同时给出表达式。（威盛VIA2003.11.06上海笔试试题）

18、说说静态、动态时序模拟的优缺点。（威盛VIA2003.11.06上海笔试试题）

19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA

2003.11.06上海笔试试题）

20、给出一个门级的图，又给了各个门的传输延时.，问关键路径是什么，还问给出输入，

使得输出依赖于关键路径。（未知）

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优

点），全加器等等。（未知）

22、卡诺图写出逻辑表达使。（威盛VIA2003.11.06上海笔试试题）

23、化简网人用,（：,口）=111（1,3,4,5,10,11,12,13,14,15）的和。（威盛）

24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-

wellprocess.Plotitstransfercurve（Vbut-Vin）Andalsoexplainthe

operationregionofPMOSandNMOSforeachsegmentofthetransfercurve（威

盛笔试题circuitdesign-beijing-03.11.09）

25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefine

therationofchannelwidthofPMOSandNMOSandexplain

26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）

27、用mos管搭出一个二输入与非门。（扬智电子笔试）

28、pleasedrawthetransistorlevelschematicofaemos2inputANDgateand

explainwhichinputhasfasterresponseforoutputrisingedge.（lessdelay

time）（>（威盛笔试题circuitdesign-beijing-03.11.09）

29、画出NOT,NAND,NOR的符号，真值表，还有transistorlevel的电路。（Infineon笔

试）

30、画出CMOS的图，画出tow-to-onemuxgate。（威盛VIA2003.11.06上海笔试试题）

31、用一个二选一mux和一个inv实现异或。（飞利浦一大唐笔试）

32、画出Y=A*B+C的emos电路图。（科广试题）

33、用逻辑们和emos电路实现ab+cd。（飞利浦一大唐笔试）

34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C（D+E）。（仕兰微电子）

35、利用4选1实现F（x,y,z）=xz+yz'。（未知）

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化

简。

37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。

（Infineon笔试）

38、为了实现逻辑（AXORB）OR（CANDD）,请选用以下逻辑中的一种，并说明为什

么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）

39、用与非门等设计全加法器。（华为）

40、给出两个门电路让你分析异同。（华为）

41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）

42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0

多，那么F输出为1,否则F为0）,用与非门实现，输入数目没有限制。（未知）

43、用波形表示D触发器的功能。（扬智电子笔试）

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）

45、用逻辑们画出D触发器。（威盛VIA2003.11.06上海笔试试题）

46、画出DFF的结构图，用verilog实现之。（威盛）

47、画出--种CMOS的D锁存器的电路图和版图。（未知）

48、D触发器和D锁存器的区别。（新太硬件面试）

49、简述latch和filp-flop的异同。（未知）

50、LATCH和DFF的概念和区别。（未知）

51、latch与register的区别，为什么现在多用register.行为级描述中latch如何产生的。

（南山之桥）

52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）

53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）

54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）

55、Howmanyflip-flopcircuitsareneededtodivideby16（Intel）16分频？

56、用filp-flop和logic-gate设■个1位加法器，输入carryin和current-stage,输出

carryout和next-stage.（未知）

57、用D触发器做个4进制的计数。（华为）

58、实现N位JohnsonCounter,N=5。（南山之桥）

59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰

微电子）

60、数字电路设计当然必问Verilog/VHDL,如设计计数器。（未知）

61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）

62、写异步D触发器的verilogmodule。（扬智电子笔试）

moduledff8（clk,reset,d,q）;

inputelk;

inputreset;

input[7:0]d;

output[7:0]q;

reg[7:0]q;

always@（posedgeelkorposedgereset）

if（reset）

q<=0;

else

q<=d;

endmodule

63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）

moduledivide2（elk,clk_o,reset）;

inputelk,reset;

outputclk_o;

wirein;

regout;

always@（posedgeelkorposedgereset）

if（reset）

out<=0;

else

out<=in;

assignin=-out;

assignclk_o=out;

endmodule

64、可编程逻辑器件在现代电子设计中越来越重要，请问：a）你所知道的可编程逻辑器

件有哪些？b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）

PAL,PLD,CPLD,FPGAo

moduledff8（clk,reset,d,q）;

inputelk;

inputreset;

inputd;

outputq;

regq;

always@（posedgeelkorposedgereset）

if（reset）

q<=0;

else

q<=d;

endmodule

65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）

66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解

的。（瞬VIA2003.11.06上海笔试试题）

69、描述一个交通信号灯的设计。（仕兰微电子）

70、画状态机，接受1,2,5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）

71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱

数（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计

的要求。（未知）

72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）

画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计

工程中可使用的工具及设计大致过程。（未知I）

73、画出可以检测10010串的状态图，并verilog实现之。（威盛）

74、用FSM实现101101的序列检测模块。（南山之桥）

a为输入端，b为输出端，如果a连续输入为1101则b输出为1,否则为0。

例如a：0001100110110100100110

b：0000000000100100000000

请画出statemachine；请用RTL描述其statemachine0（未知）

75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦一大唐

笔试）

76、用verilog/vhdl写一个fifo控制器（包括空，满，半满信号）。（飞利浦一大唐笔试）

77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx,其中，x

为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5V假

设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微

电子）

78、sram,falshmemory,及dram的区别？（新太硬件面试）

79、给出单管DRAM的原理图（西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9

—14b）,问你有什么办法提高refreshtime,总共有5个问题，记不起来了。（降低温

度,增大电容存储容量）（Infineon笔试）

80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointout

whichnodescanstoredataandwhichnodeiswordlinecontrol（威盛笔试题

circuitdesign-beijing-03.11.09）

81>名词:sram,ssram,sdram

名词IRQ,BIOS,USB,VHDL,SDR

IRQ:InterruptReQuest

BIOS:BasicInputOutputSystem

USB:UniversalSerialBus

VHDL:VHICHardwareDescriptionLanguage

SDR:SingleDataRate

压控振荡器的英文缩写（VCO）。

动态随机存储器的英文缩写（DRAM）。

名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、

IRQ,BIOS,USB,VHDL,VLSIVCO（压控振荡器）RAM（动态随机存储器），FIRHRDFT（离散

傅立叶变换）或者是中文的，比如：a.量化误差b.直方图c.白平衡

----模拟电路----

1、基尔霍夫定理的内容是什么？（仕兰微电子）

2、平板电容公式（C=£S/4nkd）。（未知）

3、最基本的如三极管曲线特性。（未知）

4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）

5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）：负反馈的

优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失

真，有效地扩展放大器的通频带，自动调节作用）（未知）

6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）

7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）

8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）

9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特

别是广泛采用差分结构的原因。（未知）

10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）

11、画差放的两个输入管。（凹凸）

12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运

放电路。（仕兰微电子）

13、用运算放大器组成一个10倍的放大器。（未知）

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的

rise/fall时间。（Infineon笔试试题）

15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R

上电压，要求绘制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通

滤波器。当RC«T时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）

16、有源滤波器和无源滤波器的原理及区别？（新太硬件）

17、有一时域信号S=V0sin（2pif0t）+Vlcos（2piflt）+V2sin（2pif3t+90）,当其通过低通、带通、高

通滤波器后的信号表示方式。（未知）

18、选择电阻时要考虑什么？（东信笔试题）

19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P

管还是N管，为什么？（仕兰微电子）

20、给出多个mos管组成的电路求5个点的电压。（Infineon笔试试题）

21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其

优缺点。（仕兰微电子）

22、画电流偏置的产生电路，并解释。（凹凸）

23、史密斯特电路，求回差电压。（华为面试题）

24、晶体振荡器，好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期….）（华为

面试题）

25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）

26、VCO是什么，什么参数（压控振荡器?）（华为面试题）

27、锁相环有哪几部分组成？（仕兰微电子）

28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）

29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）

30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未

知）

31>一电源和一段传输线相连（长度为L,传输时间为T）,画出终端处波形，考虑传输线无

损耗。给出电源电压波形图，要求绘制终端波形图。

32、微波电路的匹配电阻。（未知）

33、DAC和ADC的实现各有哪些方法？（仕兰微电子）

34、A/D电路组成、工作原理。（未知）

35、实际工作所需要的一些技术知识（面试容易问到）。如电路的低功耗，稳定，高速如何做

到，调运放，布版图注意的地方等等，一般会针对简历上你所写做过的东西具体问，肯定会

问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样

了，不好说什么了。（未知）

——数字电路——

1、同步电路和异步电路的区别是什么？（仕兰微电子）

2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异

步逻辑是各时钟之间没有固定的因果关系。

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑

是两个输出信号相连可以实现与的功能。在硬件上，要用。c门来实现，由于不用。c门可能

使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

4、什么是Setup和Holdup时间？（汉王笔试）

5^setup和holdup时间，区别.（南山之桥）

6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。（耒知）

7、解释setup和holdtimeviolation,画图说明，并说明解决办法。（威盛VIA2003.11.06上

海笔试试题）

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的

时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有

效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能

被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指

触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果holdtime不够，数据同样

不能被打入触发器。建立时间（SetupTime）和保持时间（Holdtime）。建立时间是指在时钟边

沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变

的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现

metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，

那么超过量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微电子）

9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的

输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。

如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去

项，二是在芯片外部加电容。

10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）常用逻

辑电平：12V,5V,3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，

而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS

需要在输出端口加一上拉电阻接到5V或者12V。

11、如何解决亚稳态。（飞利浦一大唐笔试）亚稳态是指触发器无法在某个规定时间段内达

到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法

预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平,

或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传

播下去。

12、IC设计中同步复位与异步复位的区别。（南山之桥）

13、MOORE与MEELEY状态机的特征。（南山之桥）

14、多时域设计中，如何处理信号跨时域。（南山之桥）

15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦一大唐笔试）

Delay<period-setup-hold

16、时钟周期为T,触发器DI的建立时间最大为Tlmax,最小为Timin。组合逻辑电路最大

延迟为T2max,最小为T2min«问，触发器D2的建立时间T3和保持时间应满足什么条件。（华

为）

17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大

时钟的因素，同时给出表达式。（威盛VIA2003.11.06上海笔试试题）

18、说说静态、动态时序模拟的优缺点。（威盛VIA2003.11.06上海笔试试题）

19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。威盛VIA

2003.11.06上海笔试试题）

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使

得输出依赖于关键路径。（未知）

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点）,

全加器等等。（未知）

22、卡诺图写出逻辑表达使。（威盛VIA2003.11.06上海笔试试题）

23、化简F（A,B,C,D）=m（l,3,4,5,10,ll,12/3,14,15）的和。（威盛）

24^pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-

wellprocess.Plotitstransfercurve（Vbut-Vin）Andalsoexplainthe

operationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛笔试题

circuitdesign-beijing-03.11.09）

25>TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannel

widthofPMOSandNMOSandexplain?

26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）

27、用mos管搭出一个二输入与非门。（扬智电子笔试）

28、pleasedrawthetransistorlevelschematicofaemos2inputANDgateandexplainwhichinput

hasfasterresponseforoutputrisingedge.（lessdelaytime）。（威盛笔试题circuit

design-beijing-03.11.09）

29、画出NOT,NAND,NOR的符号,真值表，还有transistorlevel的电路。（Infineon笔试）

30、画出CMOS的图，画出tow-to-onemuxgate。（威盛VIA2003.11.06上海笔试试题）

31、用一个二选一mux和一个inv实现异或。（飞利浦一大唐笔试）

32、画出Y=A*B+C的emos电路图。（科广试题）

33、用逻辑们和emos电路实现ab+cd。（飞利浦一大唐笔试）

34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C（D+E）。（仕兰微电子）

35、利用4选1实现F（x,y,z）=xz+yz'。（未知）

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。

37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。

（Infineon笔试）

38、为了实现逻辑（AXORB）OR（CANDD）,请选用以下逻辑中的一种，并说明为什

么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未

知）

39、用与非门等设计全加法器。（华为）

40、给出两个门电路让你分析异同。（华为）

41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）

42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0

多，那么F输出为1,否则F为0）,用与非门实现，输入数目没有限制。（未知）

43、用波形表示D触发器的功能。（扬智电子笔试）

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）

45、用逻辑们画出D触发器。（威盛VIA2003.11.06上海笔试试题）

46、画出DFF的结构图，用verilog实现之。（威盛）

47>画出一种CMOS的D锁存器的电路图和版图。（未知）

48、D触发器和D锁存器的区别。（新太硬件面试）

49简述latch和flip-flop的异同。（未知）

50、LATCH和DFF的概念和区别。（未知）

51>latch与register的区别，为什么现在多用register.行为级描述中latch如何产生的。（南山

之桥）

52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）

53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）

54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）

55>Howmanyflip-flopcircuitsareneededtodivideby16?（Intel）16分频？

56^用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage,输出

carryout和next-stage.（未知）

57、用D触发器做个4进制的计数。（华为）

58、实现N位JohnsonCounter,N=5。（南山之桥）

59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微

电子）

60、数字电路设计当然必问Verilog/VHDL,如设计计数器。（未知）

61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）

62、写异步D触发器的verilogmodule。（扬智电子笔试）

moduledff8（clk,reset,d,q）;

inputelk;

inputreset;

input[7:0]d;

output[7:0]q;

reg[7:0]q;

always@（posedgeelkorposedgereset）

if（reset）

q<=0;

else

q<=d;

endmodule

63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）

moduledivide2（elk,clk_o,reset）;

inputelk,reset;

outputclk_o;

wirein;

regout;

always@（posedgeelkorposedgereset）

if（reset）

out<=0;

else

out<=in;

assignin=-out;

assignclk_o=out;

endmodule

64、可编程逻辑器件在现代电子设计中越来越重要，请问：a）你所知道的可编程逻辑器

件有哪些？b）试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）

PAL,PLD,CPLD,FPGAo

moduledff8（clk,reset,d,q）;

inputelk;

inputreset;

inputd;

outputq;

regq;

always@（posedgeelkorposedgereset）

if（reset）

q<=0;

else

q<=d;

endmodule

65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）

66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。

（威盛VIA2003.11.06上海笔试试题）

69、描述一个交通信号灯的设计。（仕兰微电子）

70、画状态机，接受1,2,5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）

71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。

（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）

72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画

出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中

可使用的工具及设计大致过程。（未知）

73、画出可以检测10010串的状态图，并verilog实现之。（威盛）

74、用FSM实现101101的序列检测模块。（南山之桥）

a为输入端，b为输出端，如果a连续输入为1101则b输出为1,否则为0。

例如a：0001100110110100100110

b：0000000000100100000000

请画出statemachine；请用RTL描述其statemachine（>（未知）

75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦一大唐笔试）

76、用verilog/vhdl写一个fifo控制器（包括空，满，半满信号）。（飞利浦一大唐笔试）

77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx,其中，x

为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5V假

设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电

子）

78、sram,falshmemory,及dram的区别？（新太硬件面试）

79、给出单管DRAM的原理图（西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9

-14b）,问你有什么办法提高refreshtime,总共有5个问题，记不起来了。（降低温度，增大

电容存储容量）（Infineon笔试）

80>PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescan

storedataandwhichnodeiswordlinecontrol?（威盛笔试题circuitdesign-beijing-03.11.09）

81>名词:sram,ssram,sdram

名词IRQ,BIOS,USB,VHDL,SDR

IRQ:InterruptReQuest

BIOS:BasicInputOutputSystem

USB:UniversalSerialBus

VHDL:VHICHardwareDescriptionLanguage

SDR:SingleDataRate

压控振荡器的英文缩写（VCO）。

动态随机存储器的英文缩写（DRAM）。

名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR^interrupt,pipeline、

IRQ,BIOS,USB,VHDL,VLSIVCO（压控振荡器）RAM（动态随机存储器），FIRHRDFT（离散

傅立叶变换）或者是中文的，比如：a.量化误差b.直方图c.白平衡

——IC设计基础（流程、工艺、版图、器件）——

1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相

关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA

等的概念）。（仕兰微面试题目）

2、FPGA和ASIC的概念，他们的区别。（未知）

答案：FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一

个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与

门阵列等其它ASIC（ApplicationSpecieIC）相比，它们又具有设计开发周期短、设计

制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点

3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）

4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）

5、描述你对集成电路设计流程的认识。（仕兰微面试题目）

6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）

7、IC设计前端到后端的流程和eda工具。（未知）

8、从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.（未知）

9、Asic的designflow。（威盛VIA2003.11.06上海笔试试题）

10、写出asic前期设计的流程和相应的工具。（威盛）

11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下IC开发流程：

1.）代码输入（designinput）

用